KR910001471Y1 - Picture size restriction circuit for multi-scan monitor - Google Patents
Picture size restriction circuit for multi-scan monitor Download PDFInfo
- Publication number
- KR910001471Y1 KR910001471Y1 KR2019860002423U KR860002423U KR910001471Y1 KR 910001471 Y1 KR910001471 Y1 KR 910001471Y1 KR 2019860002423 U KR2019860002423 U KR 2019860002423U KR 860002423 U KR860002423 U KR 860002423U KR 910001471 Y1 KR910001471 Y1 KR 910001471Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- frequency
- transformer
- output
- secondary side
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 제1의 주파수 및 전압 검출회로의 입, 출력 파형도.2 is an input and output waveform diagram of a first frequency and voltage detection circuit.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
FV : 주파수, 및 전압 검출회로 C₁∼C6: 콘덴서FV: frequency and voltage detection circuit C ₁ ~ C 6 : condenser
NOR₁, NOR₂: 노아게이트 R₁∼R₁0: 저항NOR ₁ , NOR ₂ : Noah gate R ₁- R ₁0 : Resistance
OP : 연산 증폭기 D₁, D₂: 다이오드OP: Op amp D ₁ , D ₂ : Diode
HD : 수평 드라이브단 HDY : 수평 편향코일HD: Horizontal Drive Stage HDY: Horizontal Deflection Coil
T₁, T₂: 트랜스 포머 FBT : 플라이백 트랜스T ₁ , T ₂ : Transformer FBT: Flyback Transformer
LPF : 저역 필터 Q₁-Q3: 트랜지스터LPF: low pass filter Q ₁ -Q 3 : transistor
본 고안온 멀티 스캔 모니터(MultlScan Nlonitor)용 화면크기 제한회로에 관한 것으로서, 특히 수평 동기신호의 주파수가 변화하더라도 수평 편향코일(HDY)에 흐르는 전류를 일정하게 하여 화면크기를 일정하게 할수있는 희로에 관한 것이다.The present invention relates to a screen size limiting circuit for a multiscan monitor (Multl Scan Nlonitor), and more particularly to a furnace that can make a constant screen size even when the frequency of a horizontal synchronizing signal changes. will be.
일반적으로 멀티 스캔 모니터용에 사용되는 수평 동기신호의 구좌수는 15.75KHｚ, 23.6KHｚ, 31.5KHｚ, 가 사용된다. 따라서 수평 동기신호의 주파수 15.75KHｚ를 스캔하여 모니터 하는 도중에 따른 수평 동기신호의 주파수(23.6KHｚ과, 31.5KHｚ)를 스캔하여 모니터할때는 수평 편향코일(HDY)에 흐르는 전류가 변화되므로 화면의 크기가 변화되는 단점이 있었다.In general, the number of accounts for the horizontal synchronization signal used for the multi-scan monitor is 15.75 KH ?, 23.6 KH ?, 31.5 KH ?. Therefore, when scanning and monitoring the frequency of horizontal sync signal 15.75KHｚ and monitoring the frequency of horizontal sync signal (23.6KHｚ and 31.5KHｚ), the current flows through the horizontal deflection coil (HDY). There was a disadvantage.
따라서 본 고안의 목적은 상기와 같은 제반 결점을 해서코저 안출한 것으로서 수평 동기신호의 주파수가 변화하더라도 수평 편향코일에 흐르는 전류를 일정하게 하여 화면의 크기가 번화되지 않도록 할수있는 회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a circuit capable of preventing the size of a screen from bleeding by making a constant current flowing in a horizontal deflection coil even when the frequency of the horizontal synchronization signal changes as a result of the above drawbacks.
이하 첨부된 도면에 의거하여 본 고안의 목적을 달성할수 있는 실시예를 상세히 기술하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 회로도이며. 제2도는 제1도중 주파수 및 전압 검출회로(FV)의 입. 출력 파형을 도시한것이다.1 is a circuit diagram of the present invention. 2 is an input of the frequency and voltage detection circuit FV during the first diagram. The output waveform is shown.
제1도는 본 고안의 회로도로서, 수평 동기 신호(HS)가 노아케이트(NOR₁)(NOR₂)콘덴서 (C₁), 저항(R₁)으로 구성된 주파수 및 검출회로(FV)를 통하여 저항(R₂)와 콘덴서(C₂)로 구성된 저역 필터(LPF)에 입력되도록 한다.1 is a circuit diagram of the present invention, in which a horizontal synchronizing signal (HS) is composed of a NORN (NOR₂) capacitor (C,), a resistor (R₁), and a resistor (R2) and a capacitor through a detection circuit (FV). Input to a low pass filter (LPF) consisting of (C₂).
상기 저역 필터(LPF)에서 검출된 직류전압이 저항(R₃)을통하여 연산증폭기(OP)의 비반전단자(+)에 인가되도록 하며, 연산증폭기(OP)이 반전단자(-)에는 후술하는 전압 가저항(R11)(R4)에 의해서 결정되어 인가되도록 한다.The DC voltage detected by the low pass filter LPF is applied to the non-inverting terminal (+) of the operational amplifier OP through the resistor R₃, and the operational amplifier OP is a voltage described later on the inverting terminal (-). The resistance is determined by the resistance (R 11 ) (R 4 ) to be applied.
한편 연산증폭기(OP)에서 비교증폭된 전압이 저항(R6)(R7)을 거쳐 트랜지스터(Q1)의 베이스 단자에 인가되도록 하는 한편 트랜지스터(Q₁)의 콜렉터단자에는 저항(R8)를 통한 전원전압(Vcc)이 인가되도록 연결하며, 트랜지스터(Q₁)의 에미터단자에서 출력된 전원전압(Vcc)이 저항 (R9)(R10)을 거쳐 트랜지스터(Q₂)의 베이스단자에 인가되도록 한다. 아울러 상기 트랜지스터(Q₂)의 에미터단자는 접지단에 연결하여, 트랜지스터(Q₂)의 콜렉터 단자는 트랜스 포머 (T₁) 2차측 일측단이 전윈전압(Vcc) 이 인가되는 트랜스 포머(T₁) 의 2차측 타측단에 연결 한다.The collector terminal of the operational amplifier as a comparison amplifier voltage at the (OP) to be applied to the base terminal of the transistor (Q 1) through a resistance (R6) (R7) while transistor (Q₁), the power source through the resistor (R 8) The voltage Vcc is connected to be applied, and the power supply voltage Vcc output from the emitter terminal of the transistor Q 'is applied to the base terminal of the transistor Q2 through the resistor R 9 (R 10 ). In addition, the emitter terminal of the transistor Q₂ is connected to the ground terminal, and the collector terminal of the transistor Q₂ is one of the transformer T₁ to which one of the secondary ends of the transformer T₁ is applied with the power voltage Vcc. Connect to the other side of the vehicle.
그리고 트랜스 포머(T₂)의 2차측 일측단을 접지단에 접지시키며, 2차측 타측단에 다이오드(D₁)를 연결하며 상기 다이오드(D₁)캐소우단자와 트랜스포머(T₂)의 2차측 1접지단에 접지된 사이에 콘덴서(C3)를 연결하며 출력된 전압 B가 플라이백 트랜스(FBT)를 거쳐 수평 편향코일(HDY)에 인가되도록 한다.One end of the secondary side of the transformer (T₂) is grounded to the ground terminal, and a diode (D₁) is connected to the other end of the secondary side, and the diode (D₁) cathode terminal is connected to the secondary ground side of the transformer (T₂). The capacitor C 3 is connected between grounds, and the output voltage B is applied to the horizontal deflection coil HDY via the flyback transformer FBT.
한편 플라이백 트랜스(FBT)를 통한 전압B가 콘덴서(C5) 및 다이오드(D₂)를 거쳐 트랜지스더(Q3)의 콜렉터단자에 인가되도록 하며 트랜지스터(Q3)의 에미터단자는 접지한다.The flyback transformer voltage B, the capacitor (C 5) and the emitter terminal of the diode, and to be applied to the collector terminal of the transitional Valesdir (Q 3) via a (D₂) transistor (Q 3) through (FBT) is ground .
아울러 상기 트랜지스터(Q3)의 베이스단자에는 수평 드라이브단(HD)에서 츨력되는 전압이 인가되도록 연결하여 본 고안의 회로를 구성한다.In addition, the circuit of the present invention is constituted by connecting the base terminal of the transistor Q 3 so that a voltage output from the horizontal drive terminal HD is applied.
상기와 같은 구성을 가진 본 고안의 회로동작 및 작용효과를 전체적으로 설명한다.The circuit operation and effect of the present invention having the configuration as described above will be described as a whole.
우선, 본 고안의 회로동작을 전체적으르 설명하기전에 주파수 및 전압 검출회로(FV)의 동작을 첨부된 도면 제2도를 이용하여 설명하면, 단안정 멀디바이브레터로 구성된 주파수 및 전압 검출회로(FV)의 반복 펄스의 폭은 저항(R₁)과콘덴서(C₁)에 의해서 결정된다. 따라서 주파수 및 전압 검출회로(FV)의 입력단에 인가되는 수평 동기신호(HS)의 주파수는 반복 펄스의 폭보다 커야 출력단에 전압이 주파수에 따라서 출력되므로 저항(R₁), 콘덴서(C₁)를 적절히 조정한다.First, before describing the circuit operation of the present invention as a whole, the operation of the frequency and voltage detection circuit FV will be described with reference to FIG. 2 of the attached drawings. The width of the repetition pulse of FV) is determined by the resistance R 'and the capacitor C'. Therefore, the frequency of the horizontal synchronizing signal HS applied to the input terminal of the frequency and voltage detection circuit FV must be greater than the width of the repetitive pulse so that the voltage is output to the output terminal according to the frequency, so that the resistor R (and the capacitor C₁ are properly adjusted. do.
상기 설명을 다시 말하면, 주파수 빛 전압 검출회로(FV)의 입력단자에 제2도의 a와 같은 수평 동기신호(HS)의 주파수 15.75KHｚ, 23,6KHｚ, 31.5KHｚ 가 입력되면 제2도의 b와 같은 파형이 출력된다. 이와같이 출력된 제2도의 b펄스중에서 T 즉, 시청수는 주파수 빛 전압 검출회로(FV)의 저항(R₁)과 콘덴서(C₁)에 의해서 걸정된다.In other words, when the frequencies 15.75 KH ｚ, 23,6 KH ｚ, 31.5 KH 의 of the horizontal synchronization signal HS as shown in FIG. 2 are input to the input terminal of the frequency light voltage detection circuit FV, the same as in b of FIG. The waveform is output. In the b pulses of FIG. 2 output as described above, T, that is, the viewing water is determined by the resistor R 'and the capacitor C' of the frequency light voltage detection circuit FV.
여기서 시정수 T는 수평 동기신호(HS) 주파수보다 작아야만 각 주파수에 따라서 주파수 및 전압 검출회로(FV)의 출력이 다르다. 따라서 주파수 및 전압 검출회로(FV)에서 입력된 각 주파수에 따라서 출력된 제2도의 b와 같은 펄스가 저항(R₂)과 콘덴서(C₂)로 구성된 저역 필터(LPF)를 통하여 각 주파수에 따른 직류전압이 출력된다.In this case, the time constant T must be smaller than the horizontal synchronization signal (HS) frequency so that the output of the frequency and voltage detection circuit (FV) differs according to each frequency. Therefore, a pulse like b in FIG. 2 outputted according to each frequency input from the frequency and voltage detection circuit FV passes through a low pass filter LPF composed of a resistor R₂ and a capacitor C₂ according to each frequency. Is output.
수평 동기신호 (HS)의 주파수 주기가 제2도의 b와 같이 T₁T₂T3이므로 주파수가 높을수록 직류 전압치가 선형적으로 증가하므로 15.75KHｚ 일때의 직류 전압치를 E1, 23.6KHｚ 일때의 직류전압치를 E2, 31.5KHｚ일때의 직류전압치를 E3를 할때 E2는 다음과 같은 관계를 가진다.The frequency period of the horizontal synchronization signal HS is T₁ as shown in b of FIG. T₂ Since T 3 , the DC voltage increases linearly with higher frequency. Therefore, the DC voltage value at 15.75KHｚ E 1 , the DC voltage value at 23.6KHｚ E 2 , and the DC voltage value E 3 at 31.5KHｚ E 2 The relationship is as follows.
E3= 2E1 E 3 = 2E 1
E2=1.5E1 E 2 = 1.5 E 1
상기와 같은 관계로부터 본 고안은 15.75KHｚ. 23.6KHｚ, 31.5KHｚ 뿐만 아니라 허용 한계내의 어느 수평 동기신호(HS) 주파수에서도 동작을 한다.From the above relationship, the present invention is 15.75KHｚ. It operates at any horizontal sync signal (HS) frequency, as well as at 23.6 KHｚ and 31.5 KHｚ.
상기한 바와 같이 검출된 직류전압은 저항(R₃)를 통하여 연산 증폭기(OP)의 비반전단자(+)에 인가된다. 그리고 상기 연산층폭기(OP)의 반전단자(-)에는 트랜스포머(T₂)의 2차측에서 유기된 전압B가 저항(R11)을 통하여 감소된 후 입력된다.The DC voltage detected as described above is applied to the non-inverting terminal (+) of the operational amplifier OP through the resistor R3. And an inverting terminal of the operational layer aeration (OP) (-) is input after the B organic voltage on the secondary side of the transformer (T₂) reduced through the resistor (R 11).
따라서 연산증폭기(OP)는 두 전압차를 비교 증폭하여 저항(R6)(R7)을 통하여 트랜지스터(Q₁)의 베이스단자에 인가된다.Therefore, the operational amplifier OP is applied to the base terminal of the transistor Q 'through the resistors R 6 and R 7 by comparing and amplifying the two voltage differences.
그러므로 트렌지스터(Q₁)는 베이스단자에 인가된 연산증폭기(OP)의 츨력전압에 따라서 트랜지스터(Q₁)의 콜렉터전류가 변화한다. 즉. 연산증폭기(OP)의 출력은 주파수 및 전압 검출회로(FV)의 입력단에 인가된 수평동기신호(HS)의 주파수에 따라서 다르므로 트랜지스터(Q₁)의 콜렉터 전류로 변화한다.Therefore, in the transistor Q ', the collector current of the transistor Q' varies in accordance with the output voltage of the operational amplifier OP applied to the base terminal. In other words. Since the output of the operational amplifier OP varies depending on the frequency and the frequency of the horizontal synchronization signal HS applied to the input terminal of the voltage detection circuit FV, it changes to the collector current of the transistor Q '.
따라서 트랜지스터(Q₁)의 에미터단자에서 출력된 전압이 저항(R9)(R11)을 통하여 트랜지스터(Q₂)의 베이스단자에 인가되어 트랜스포머(T₁)의 2차측에 가해지는 전원전압(Vcc)로 부터 트랜지스티(Q₂)로 흐르는 콜랙터전류가 주파수에 따라 변화하게 된다.Therefore, the output voltage at the emitter terminal of the transistor (Q₁) resistance (R 9) through (R 11) is applied to the base terminal of the transistor (Q₂) supply voltage (Vcc) applied to the secondary side of the transformer (T₁) The collector current flowing from to the transistor (Q₂) changes with frequency.
상기와 같이 동작하는 회로에서 주파수 및 전압 검출회로(FV)외 입력단에 인가된 수평 동기신호(HS)의 주파수가 높아질 경우에 대해서 회로동작을 설명한다.The circuit operation will be described for the case where the frequency of the horizontal synchronizing signal HS applied to the input terminal other than the frequency and voltage detection circuit FV in the circuit operating as described above is increased.
수평 동기신호(HS)의 주파수가 높아지면 트랜지스터(Q₁)의 베이스에 가해지는 전압이 커지므로 트랜지스터(Q₂)의 콜랙터 전류가 증가하게 된다.As the frequency of the horizontal synchronizing signal HS increases, the voltage applied to the base of the transistor Q 'increases, so that the collector current of the transistor Q2 increases.
이와 같이 트랜지스터(Q₂)의 콜렉터 전류가 증가하면 트랜스 포머(T₁)의 1차측 코일의 리액턴스(Rcactance)같이 작아지며 이에 따라 트랜스 포머(T₁)(T₂)의 1차측에 흐르는 전류가 증가하여 트랜스 포머(T₂)의 2차측에 유기되는 전압은 증가하여 정류 다이오드(D₁)와 평활용 콘덴서(C)를 통하여 직류전압 B가되어 상기한 연산증폭기(○P)의 반전단자(-)에 가해져 다시 안정화 된다.As such, when the collector current of the transistor Q₂ is increased, the reactance of the primary coil of the transformer T 작아 becomes small, and accordingly, the current flowing to the primary side of the transformer T₁ (T₂) increases, thereby increasing the transformer current. The voltage induced on the secondary side of (T₂) increases and becomes a DC voltage B through the rectifying diode (D₁) and the smoothing capacitor (C), which is applied to the inverting terminal (-) of the operational amplifier (○ P) and stabilized again. do.
상기에서 트랜스 포머(T₂)의 2차측에서 증가된 전압 B가 플라이벡 트랜스(FBT)의 1차측을 거쳐 수평 출력부에 가해지면 주파수가 증가함에 따라서 수평 편향코일(HDY)에 흐르는 전류가 작아지는 것을 보상할 수 있다.When the voltage B increased on the secondary side of the transformer T2 is applied to the horizontal output unit through the primary side of the flyback transformer FBT, the current flowing in the horizontal deflection coil HDY decreases as the frequency increases. To compensate.
따라서 수평 편향코일(HDY)에 흐르는 편향전류(LYpeak)는Therefore, the deflection current L Y peak flowing in the horizontal deflection coil HDY
-----------------(1) -----------------(One)
여기서 LYpcak : 편향 전류 피크치Where L Y pcak: deflection current peak value
Edc :직류전압(B)Edc: DC voltage (B)
Ttr :유효 주사 기간(주파수가 높아질수록 작아진다)Ttr: valid scan period (smaller as frequency increases)
LY:수평 편향 요크의 인덕턴스 값L Y : Inductance value of the horizontal deflection yoke
와 같이 나사낼 수 있는데 주파수가 높아지면 유효주사 기간(Ttr)이 작아지므로 편향 전류 피크치(LYpeak)가 작아져 화면의 크기가 즐어들어 수평 동기신호(HS)의 주파수에 따라 화면의 크기를 조정하여야 한다.As the frequency increases, the effective scanning period (Ttr) decreases, so the deflection current peak value (L Y peak) decreases, and the size of the screen is enjoyed, and the size of the screen depends on the frequency of the horizontal synchronization signal (HS). It should be adjusted.
그런데 상기한 편향 전류(LYpeak)를 구하는 식(1)에서 트랜스포머(T₂)의 2차측에서 유기된 직류전압(Edc)즉 를 유효주사기간(Ttr)이 감소한 만큼 증가되므로 편향 전류(LYPeak)는 수평 동기신호(HS)의 주파수가 증가 하더라도 일정하게 유지된다.However, in the equation (1) for obtaining the deflection current L Y peak, the DC voltage Edc induced at the secondary side of the transformer T2 is increased as the effective scanning period Ttr decreases, so that the deflection current L Y peak. Peak remains constant even when the frequency of the horizontal synchronization signal HS increases.
그리고 수평 동기신호(HS)의 주파수가 다시 낮아질 경우에는 유효주사기간(Ttr)이 커지지만 직류전압(Edc)는 상대적으르 감소하여 수평 편향고일(HDY)에 흐르는 전류는 일정하게 된다.When the frequency of the horizontal synchronizing signal HS is lowered again, the effective scanning period Ttr is increased, but the DC voltage Edc is relatively decreased, so that the current flowing in the horizontal deflection winding HDY is constant.
상술한 바와같이 본 고안에 의하면 수평 동기신호(HS)의 주파수에 따라서 수평 편향코일(HDY)에 흐르는 전류가 변화하는 것을 일정하게 흐르도록 하여 멀리 스캔시 항상 일정한 화면을 얻을 수 있는 유익한 점이있다.As described above, according to the present invention, the current flowing in the horizontal deflection coil HDY varies according to the frequency of the horizontal synchronizing signal HS so that the constant screen can be always obtained when scanning far.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860002423U KR910001471Y1 (en) | 1986-02-28 | 1986-02-28 | Picture size restriction circuit for multi-scan monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860002423U KR910001471Y1 (en) | 1986-02-28 | 1986-02-28 | Picture size restriction circuit for multi-scan monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870014020U KR870014020U (en) | 1987-09-11 |
| KR910001471Y1 true KR910001471Y1 (en) | 1991-03-04 |
Family
ID=19249175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860002423U KR910001471Y1 (en) | 1986-02-28 | 1986-02-28 | Picture size restriction circuit for multi-scan monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910001471Y1 (en) |
-
1986
- 1986-02-28 KR KR2019860002423U patent/KR910001471Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870014020U (en) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2989614B2 (en) | Raster size adjustment circuit | |
| US4901156A (en) | Automatic brightness limiting circuit | |
| KR910001471Y1 (en) | Picture size restriction circuit for multi-scan monitor | |
| JP3268832B2 (en) | A device for controlling the linearity of the horizontal deflection stage | |
| KR100688133B1 (en) | Dynamic focus voltage amplitude controller | |
| KR930004005B1 (en) | Television deflection circuit with raster width stabilization | |
| KR100233758B1 (en) | Parabolic voltage generating circuit | |
| CN1154342C (en) | Dynamic focus voltage amplitude controller and high frequency compensation | |
| US4554489A (en) | Resonant magnetic deflection circuit | |
| US5313146A (en) | Circuit arrangement for producing a vertical frequency deflection current | |
| JP2570262B2 (en) | Horizontal deflection circuit | |
| US3980821A (en) | Power supply for a television receiver | |
| KR0137275B1 (en) | Vertical tracking circuit | |
| US7248233B2 (en) | Control circuit and process for a cathode ray tube display control apparatus | |
| KR930003560Y1 (en) | Horizontal scan stabilization circuit for tv | |
| KR19980027703A (en) | Horizontal return time adjustment pulse generation circuit of display device | |
| KR910000532Y1 (en) | High voltage automatic control circuit | |
| KR100673924B1 (en) | Video display deflection apparatus having dynamic damping clamper arrangement associated with s-shaping capacitor | |
| JPH0216633B2 (en) | ||
| JPS6338607Y2 (en) | ||
| US5111122A (en) | Video display high voltage protection circuit | |
| JPS61134181A (en) | Horizontal deflecting circuit | |
| KR950001131B1 (en) | Beam current control circuit for monitor | |
| KR0155592B1 (en) | Horizontal size correction circuit | |
| JPH01318465A (en) | Screen distortion correcting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20000225 Year of fee payment: 10 |
|
| EXPY | Expiration of term |