KR0155592B1 - Horizontal size correction circuit - Google Patents

Horizontal size correction circuit

Info

Publication number
KR0155592B1
KR0155592B1 KR1019940039266A KR19940039266A KR0155592B1 KR 0155592 B1 KR0155592 B1 KR 0155592B1 KR 1019940039266 A KR1019940039266 A KR 1019940039266A KR 19940039266 A KR19940039266 A KR 19940039266A KR 0155592 B1 KR0155592 B1 KR 0155592B1
Authority
KR
South Korea
Prior art keywords
voltage
node
horizontal size
flyback transformer
control signal
Prior art date
Application number
KR1019940039266A
Other languages
Korean (ko)
Other versions
KR960028138A (en
Inventor
최형식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940039266A priority Critical patent/KR0155592B1/en
Publication of KR960028138A publication Critical patent/KR960028138A/en
Application granted granted Critical
Publication of KR0155592B1 publication Critical patent/KR0155592B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223Controlling dimensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42Flyback transformers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18Generation of supply voltages, in combination with electron beam deflecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Details Of Television Scanning (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

모니터monitor

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

모니터의 수평크기를 보정Adjust the horizontal size of the monitor

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

모니터에서 수평크기를 보정할 시 플라이벡트랜스 전압의 변동에 따라 수평크기를 항상 동일한 크기를 유지할 수 있도록 보정한다.When adjusting the horizontal size on the monitor, adjust the horizontal size to maintain the same size at all times according to the change in the flyback transformer voltage.

이를 위하여 플라이백트랜스전압기 입력되면, 플라이백트랜스터전압을 검출하여 변동레벨에 대응되는 재어신호를 발생한다. 그리고 플라이백트랜스를 출력하는 전압의 피크전압을 검출한다.To this end, when the flyback transformer voltage is input, the flyback transformer voltage is detected to generate a control signal corresponding to the variation level. The peak voltage of the voltage outputting the flyback transformer is detected.

이후 수평크기를 보정하는데, 제어신호의 레벨이 클시에는 피크전압의 통로를 크게 조절하여 수평크기를 작게 보정하고, 제어신호의 레벨이 작을시에는 피크전압의 통로를 작게 조절하여 수평크기를 크게 보정한다.After that, when the level of the control signal is large, the path of the peak voltage is largely adjusted to make the horizontal size small. When the level of the control signal is small, the level of the peak voltage is adjusted small to make the horizontal size large. do.

4. 발명의 중요한 용도4. Important uses of the invention

부하의 변동에 관계없이 모니터에 수평크기를 일정한 크기로 유지시킴.Maintain horizontal size on the monitor regardless of load fluctuation.

Description

부하에 따른 수평크기 보정회로 및 방법Horizontal size correction circuit and method according to load

제1도는 종래의 모니터에 수평크기를 제어하는 회로도.1 is a circuit diagram for controlling a horizontal size in a conventional monitor.

제2도는 본 발명에 따른 모니터에서 부하의 변화에 수평크기를 보정하는 회로도.2 is a circuit diagram for correcting the horizontal size to the change of the load in the monitor according to the invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

R1-R10 : 저항 C1-C7 : 캐패시터R1-R10: Resistor C1-C7: Capacitor

OP1-OP2 : 연산증폭기 D1-D2 : 다이오드OP1-OP2: Operational Amplifier D1-D2: Diode

VR1 : 가변저항 L1-l4 : 코일VR1: Variable resistor L1-l4: Coil

본 발명은 모니터의 수평크기를 보정하는 회로 및 방법에 관한 것으로, 특히 부하에 따라 수평크기를 자동으로 보정할 수 있는 회로 및 방법에 관한 것이다.The present invention relates to a circuit and a method for correcting the horizontal size of the monitor, and more particularly to a circuit and a method that can automatically correct the horizontal size in accordance with the load.

일반적으로 모니터의 플라이백트랜스는 표시되는 화면의 수평위치 및 수직위치를 편향시키는 기능을 수행한다. 상기와 같은 모니터에서 플라이백트랜스로 공급되는 전압의 발생과정을 살펴보면, 신호에 따른 주파수를 판별하여 신호 파형을 정형한다.In general, the flyback transformer of a monitor performs a function of deflecting a horizontal position and a vertical position of a displayed screen. Looking at the generation process of the voltage supplied to the flyback transformer in the monitor as described above, the signal waveform is determined by determining the frequency according to the signal.

그리고 부하에 따른 전압판별신호와 상기 파형정형된 신호를 차동증폭하여 주파수 변환에 따른 펄스를 형성한 후, 이를 직류전압으로 변환하여 플라이백트랜스의 공급전압으로 발생한다.The voltage discrimination signal according to the load and the waveform-formed signal are differentially amplified to form a pulse according to frequency conversion, and then converted into a DC voltage to generate a supply voltage of the flyback transformer.

상기와 같이 발생되는 플라이백트랜스 공급전압은 플라이백트랜스로 인가되는데, 이런 전압은 부하(load)에 따라 변화폭이 크게 발생된다. 즉, 부하에 따라 고압(high voltage)의 변화로 나타나며, 이런 변화폭은 수평크기의 차로 발생된다.The flyback transformer supply voltage generated as described above is applied to the flyback transformer, and this voltage is greatly changed in accordance with the load. That is, it appears as a change in high voltage according to the load, and the change is caused by the difference in the horizontal size.

제1도는 종래의 모니터에서 수평크기를 제어하는 회로의 구성을 도시하고 있다. 상기 제1도를 참조하면, 제1 노드 N1에는 플라이백트랜스 전압 FBTV이 인가된다. 상기 제1 노드 N1과 제2 노드 N2 사이에 플라이백트랜스 L4와 수평 DY L3이 직렬연결된다.1 shows the configuration of a circuit for controlling the horizontal size in a conventional monitor. Referring to FIG. 1, the flyback transformer voltage FBTV is applied to the first node N1. A flyback transformer L4 and a horizontal DY L3 are connected in series between the first node N1 and the second node N2.

상기 제2노드 N2에 선형댐핑용(linearity damping) 저항 R4 및 선형댐핑 캐패시터 C5가 직렬연결되고, 이와 병렬로 선형코일 L2(linearity coil)이 연결되며, 캐패시터 C5 및 코일 L2 공통접속되는 직선성 보정용 캐패시터 C4의 타단은 제3 노드 N3과 연결된다.A linear damping resistor R4 and a linear damping capacitor C5 are connected in series to the second node N2, and a linear coil L2 (linearity coil) is connected in parallel, and a capacitor C5 and a coil L2 are connected in common. The other end of the capacitor C4 is connected to the third node N3.

또한 상기 제2 노드 N2와 제3 노드 N3 사이에 캐패시터 C2와 다이오드 D1이 병렬 연결되며, 상기 제3 노드 N3과 접지단 사이에 캐패시터 C3과 다이오드 D2가 병렬연결된다. 상기 제3 노드 N3에 코일 L1이 직렬 연결되며, 상기 코일 L1의 타단과 접지단 사이에 평활용 캐패시터 C1이 연결된다. 그리고 상기 코일 L1의 타단은 또한 달링턴 접속의 트랜지스터 Q2의 에미터와 연결되며, 트랜지스터 Q2의 베이스단은 트랜지스터Q1의 에미터단과 연결된다.In addition, the capacitor C2 and the diode D1 are connected in parallel between the second node N2 and the third node N3, and the capacitor C3 and the diode D2 are connected in parallel between the third node N3 and the ground terminal. A coil L1 is connected in series with the third node N3, and a smoothing capacitor C1 is connected between the other end of the coil L1 and the ground terminal. The other end of the coil L1 is also connected to the emitter of transistor Q2 of the Darlington connection, and the base end of the transistor Q2 is connected to the emitter terminal of transistor Q1.

그리고 상기 트랜지스터 Q1의 컬렉터단은 전류제한용 저항 R3을통해 접지단과 연결되는 동시에 베이스단은 가변저항 VR1에 연결된다. 그리고 전원전압과 접지단 사이에는 전압분배용 저항 R1, 가변저항 VR1, 저항 R2가 직렬연결되는 구성을 가진다.The collector terminal of the transistor Q1 is connected to the ground terminal through a current limiting resistor R3, and the base terminal is connected to the variable resistor VR1. The voltage distribution resistor R1, the variable resistor VR1, and the resistor R2 are connected in series between the power supply voltage and the ground terminal.

상기와 같은 구성을 갖는 종래의 수평크기 제어회로에서는 상기한 바와 같이 제1 노드 N1로 인가되는 플라이백트랜스전압 FBTV이 동일 주파수에서 부하에 따라 변화되므로, 제3 노드 N3에 발생되는 피이크 투 피이크(peak to peak) 전압이 달라지게 된다.In the conventional horizontal size control circuit having the above configuration, as described above, since the flyback trans voltage FBTV applied to the first node N1 is changed depending on the load at the same frequency, the peak-to-peak generated at the third node N3 ( peak to peak) voltage will vary.

즉, 상기 제1 노드 N1로 인가되는 플라이백트랜스전압 FBTV의 높으면 제3 노드 N3에 발생되는 피이크 투 피이크 전압이 같이 높아지며, 상기 제1 노드 N로 인가되는 플라이백트랜스전압 FBTV이 낮으면 역시 상기 제3 노드 N에 발생되는 피이크 투 피이크 전압이 낮아진다.That is, if the flyback trans voltage FBTV applied to the first node N1 is high, the peak-to-peak voltage generated at the third node N3 becomes high, and if the flyback trans voltage FBTV applied to the first node N is low, The peak-to-peak voltage generated at the third node N is lowered.

상기 제3 노드 N3에 발생되는 교류전압은 수평크기 초크코일 L1 및 평활용 캐패시터 C1에 의해 직류성 전압으로 정류되며, 이 직류성 전압은 트랜지스터 Q2의 에미터단으로 인가된다.The AC voltage generated at the third node N3 is rectified to the DC voltage by the horizontal choke coil L1 and the smoothing capacitor C1, and the DC voltage is applied to the emitter terminal of the transistor Q2.

즉, 상기 트랜지스터 Q2의 에미터단에 부하에 따라 변화되는 직류성분의 전압이 발생되는 것이다. 이때 상기 달링턴 접속의 트랜지스터 Q1의 배이스단으로 인가되는 전압은 저항 R1, 가변저항 VR1 및 저항 R2에 의해 분압된 전압으로 일정 레벨에 고정된다. 그러나 상기트랜지스터 Q2의 에미터단으로 인가되는 전압을 부하에 따라 변동되므로 전압차를 갖게 된다.That is, the voltage of the DC component that changes according to the load is generated at the emitter terminal of the transistor Q2. At this time, the voltage applied to the bass stage of the transistor Q1 of the Darlington connection is fixed at a predetermined level by voltage divided by the resistor R1, the variable resistor VR1 and the resistor R2. However, since the voltage applied to the emitter terminal of the transistor Q2 varies depending on the load, it has a voltage difference.

따라서 부하가 큰 경우에는 상기 트랜지스터 Q2의 에미터 단으로 높은전압이 인가되므로, 상기 트랜지스터 Q1 및 트랜지스터 Q2는 도통되어 많은 전류를 흘리게 되며, 이로인해 수평크기가 커지게 된다.Therefore, when the load is large, since a high voltage is applied to the emitter terminal of the transistor Q2, the transistor Q1 and the transistor Q2 conduct and flow a lot of current, thereby increasing the horizontal size.

이와 반대로 부하가 작은 경우에는 상기 트랜지스터 Q2의 에미터단으로 낮은 전압이 인가되므로 상기 트랜지스터 Q1 및 트랜지스터 Q2는 작게 도통되어 적은 전류를 흘리게 되며, 이로인해 수평크기는작아지게 된다.On the contrary, when the load is small, since a low voltage is applied to the emitter terminal of the transistor Q2, the transistor Q1 and the transistor Q2 conduct a small amount of current and allow a small current to flow, thereby reducing the horizontal size.

따라서 상기 트랜지스터 Q1의 베이스단으로 고정된 전압을 발생시켜 수평크기를 일정한 상태로 유지시키고자 해도, 상기 플라이백트랜스전압 FBTV이 부하에 따라 변동되어 입력되는 경우 상기한 바와 같이 수평크기가 원치않는 상태로 가변됨을 알 수 있다.Therefore, even when the fixed voltage is generated at the base terminal of the transistor Q1 to maintain the horizontal size, the horizontal size is not desired as described above when the flyback transformer voltage FBTV is input in response to a load. It can be seen that the variable.

따라서 본 발명의 목적은 모니터의 수평크기를 제어하는 회로에서 부하의 변화에 관계없이 수평크기를 일정한 크기로 유지시킬 수 있는회로 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit and a method capable of maintaining a horizontal size at a constant size regardless of a load change in a circuit for controlling the horizontal size of a monitor.

본 발명의 다른 목적은 모니터에서 수평크기를 부하의 변화에 적응적으로 대응하여 보정할 수 있는 회로 및 방법을 제공함에 있다.Another object of the present invention is to provide a circuit and a method for adaptively correcting a horizontal size in a monitor in response to a change in load.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same parts in the figures represent the same reference signs wherever possible.

이하 본 발명을 첨부된 도면을 참조하여 상세히 살펴본다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 모니터의 수평크기 보정회로의 구성도로서, 제1 노드 N1에는 플라이백트랜스전압 FBTV이 인가된다. 상기 제1 노드 N1과 제2 노드 N2 사이에 플라이백트렌스 L4와 수평 DY L3이 직렬연결된다.2 is a configuration diagram of a horizontal size correction circuit of a monitor according to the present invention, in which a flyback transformer voltage FBTV is applied to a first node N1. A flyback transformer L4 and a horizontal DY L3 are connected in series between the first node N1 and the second node N2.

상기 제2 노드 N2에 선형댐핑용(linearity damping) 저항 R4 및 선형댐핑 캐패시터 C5가 직렬연결되고, 이와 병렬로 선형코일 L2(linearity coil)이 연결되며, 캐패시터 C5 및 코일 L2 공통접속되는 직선성 보정용 캐패시터 C4의 타단은 제3노드 제3과 연결된다.A linear damping resistor R4 and a linear damping capacitor C5 are connected in series to the second node N2, and a linear coil L2 (linearity coil) is connected in parallel, and a capacitor C5 and a coil L2 are connected in common. The other end of the capacitor C4 is connected to the third node third.

또한 상기 제2 노드 N2와 제3 노드 N3 사이에 캐패시터 C2와 다이오드 D1이 병렬 연결되며, 상기 제3 노드 N3과 접지단 사이에 캐패시터 C3과 다이오드 D2가 병렬연결된다. 상기 구성은 피크전압을 검출하는 수단이 된다.In addition, the capacitor C2 and the diode D1 are connected in parallel between the second node N2 and the third node N3, and the capacitor C3 and the diode D2 are connected in parallel between the third node N3 and the ground terminal. The above configuration becomes a means for detecting the peak voltage.

상기 제3 노드 N3에 코일 L1이 직렬 연결되며, 상기 코일 L1의 타단과 접지단 사이에 평활용 캐패시터 C1이 연결된다. 그리고 상기 코일 L1의 타단은 또한 달링턴 접 속의 트랜지스터 Q2의 에미터와 연결되며, 트랜지스터 Q2의 배이스단은 트랜지스터 Q1의 에미터단과 연결된다.A coil L1 is connected in series with the third node N3, and a smoothing capacitor C1 is connected between the other end of the coil L1 and the ground terminal. The other end of the coil L1 is also connected to the emitter of transistor Q2 of Darlington connection, and the bass end of transistor Q2 is connected to the emitter end of transistor Q1.

그리고 상기 트랜지스터 Q1의 컬렉터단은 전류제한용 저항 R3을 통해 접지단과 연결되는 동시에 베이스단은 제4 노드 N4에 연결된다. 상기 구성은 수평크기를 조절하는 수단이 된다.The collector terminal of the transistor Q1 is connected to the ground terminal through the current limiting resistor R3, and the base terminal is connected to the fourth node N4. The configuration is a means for adjusting the horizontal size.

그리고 전원전압과 접지단 사이에는 전압분배용 저항 R1, 가변저항 VR1, 저항 R2가 직렬연결되며, 가변저항 VR1의 볼륨조절단은 제4 노드 N4에 연결된다. 상기 구성은 제1 제어신호를 발생하는 수단이 된다.The voltage distribution resistor R1, the variable resistor VR1, and the resistor R2 are connected in series between the power supply voltage and the ground terminal, and the volume control terminal of the variable resistor VR1 is connected to the fourth node N4. The configuration is a means for generating the first control signal.

상기 제1 노드 N에 캐패시터 C7과 저항 R9가 병렬연결되며, 상기 캐패시터 C7과 저항 R9와 공통접속되는저항 R8은 타단이 접지단에 연결된다. 또한 비반전단자가 상기 캐패시터 C7과 저항 R9에 공통접속되고 반전단자가 출력단에 접속되는 연산증폭기 OP2는버퍼 형태로 구성된다.A capacitor C7 and a resistor R9 are connected in parallel to the first node N, and a resistor R8 connected in common with the capacitor C7 and the resistor R9 is connected to the other end of the ground terminal. In addition, the operational amplifier OP2 having the non-inverting terminal commonly connected to the capacitor C7 and the resistor R9 and the inverting terminal connected to the output terminal has a buffer form.

전원전압과 접지단 사이에 직렬연결되는 저항 R7 및 저항 R7은 기준 전압을 발생한다. 연산증폭기 OP1은 비반전단자가 상기 연산증폭기 OP2의 출력단과 연결되고 반전단자가 상기 기준전압과 연결되며, 출력단은 상기 제4 노드 N4에 연결된다.Resistor R7 and resistor R7 connected in series between the supply voltage and the ground terminal generate a reference voltage. The operational amplifier OP1 has a non-inverting terminal connected to the output terminal of the operational amplifier OP2, an inverting terminal connected to the reference voltage, and an output terminal connected to the fourth node N4.

상기 연산증폭기 OP1의 비반전단자와 출력단 사이에는 저항 R5 및 캐패시터 C6이 병렬연결된다. 상기 구성은 제2 제어신호를 발생하는 수단이 된다.A resistor R5 and a capacitor C6 are connected in parallel between the non-inverting terminal and the output terminal of the operational amplifier OP1. The configuration is a means for generating a second control signal.

상술한 구성에 의거 본 발명의 동작을 상세하게 설명하면, 플라이백트렌스전압 FBTV은 저항 R10을 통해 제1 노드 N1로 인가된다. 상기 제1 노드 N1로 인가되는 플라이백트랜스전압 FBTV은 상기한 바와 같이 플라이백트랜스 L4로 공급되어 상기와 같이 동작한다.Referring to the operation of the present invention in detail based on the above configuration, the flyback transformer voltage FBTV is applied to the first node N1 through the resistor R10. The flyback transformer voltage FBTV applied to the first node N1 is supplied to the flyback transformer L4 as described above to operate as described above.

또한 상기 제1 노드 N로 인가되는 플라이백트랜스전압 FBTV은 서어지 보호용 캐패시터 C7, 저항 R9 및 저항 R8을 통해 분압된 후 버퍼구성을 갖는 연산증폭기 OP2의 비반전단자로 인가된다. 따라서, 상기 연산증폭기 OP2를 출력하는 플라이백트랜스전압 FBTV은 변동에 따른 전압이 적정 크기로 분압되어 나타난다.In addition, the flyback transformer voltage FBTV applied to the first node N is divided through the surge protection capacitor C7, the resistor R9 and the resistor R8, and then applied to the non-inverting terminal of the operational amplifier OP2 having the buffer configuration. Therefore, the flyback transformer voltage FBTV outputting the operational amplifier OP2 is divided by the voltage according to the variation.

상기 연산증폭기 OP2를 출력하는 플라이백트랜스전압 FBTV은 연산증폭기 OP1의 비반전단자로 인가되는데, 상기 연산증폭기 OP1은 저항 R6 및 저항 R7에 의해 설정된 기준전압으로 오프셋 조정되며, 저항 R4 및 캐패시터 C6에 의해 증폭도가 결정되어 출력된다.The flyback transformer voltage FBTV outputting the operational amplifier OP2 is applied to the non-inverting terminal of the operational amplifier OP1. The operational amplifier OP1 is offset adjusted to the reference voltage set by the resistors R6 and R7, and is applied to the resistors R4 and the capacitor C6. The amplification degree is determined and output.

따라서 상기 연산증폭기 OP1을 출력하는 신호는 상기 플라이백트랜스 전압 FBTV이 부하의 변동에 따른 값으로 나타난다.Therefore, the signal outputting the operational amplifier OP1 is represented by the value of the flyback transformer voltage FBTV according to the load variation.

상기 연산증폭기 OP1의 출력은 상기 제4 노드 N4로 인가되므로, 상기 트랜지스터 Q1 및 트랜지스터 Q2는 상기 제4 노드 N4로 인가되는 플라이백트랜스전압 FBTV의 변동에 따라 수평크기를 조절하게 되는 것이다.Since the output of the operational amplifier OP1 is applied to the fourth node N4, the transistors Q1 and Q2 adjust the horizontal size according to the variation of the flyback transformer voltage FBTV applied to the fourth node N4.

따라서 부하의 변동에 의해 플라이백트랜스전압 FBTV이 높아지거나 낮아지면, 한 쪽은 플라이백트랜스 L4의 공급전압을 인가되고, 다른 한쪽은 이를 조절하기 위한 제어신호로 인가된다.Therefore, when the flyback transformer voltage FBTV is increased or decreased due to the load variation, one side is supplied with the supply voltage of the flyback transformer L4 and the other side is applied as a control signal for adjusting it.

따라서 부하가 클 때 연산증폭기 OP1의 비반전단자로 인가되는 플라이백트랜스전압 FBTV은 부하의 변동에 대응되는 전압으로 감지되며, 따라서 상기 연산증폭기 OP1은 감지된 전압을 증폭하여 높은전압을 상기 제4 노드 N4로 인가하게 된다.Therefore, when the load is large, the flyback transformer voltage FBTV applied to the non-inverting terminal of the operational amplifier OP1 is sensed as a voltage corresponding to the variation of the load. Therefore, the operational amplifier OP1 amplifies the sensed voltage and converts the high voltage into the fourth voltage. It is applied to the node N4.

그러면 상기 트랜지스터 Q1의 베이스단에 인가되는 바이어스 전압이 올라가게 된다. 따라서 캐패시터 C1으로부터 방전되는 전류가 트랜지스터 Q2의 에미터단을 거쳐 트랜지스터 Q1의 에미터에서 컬렉터 쪽으로 흐르는 전류의 양이 적어지게 되고 이에 따라 설정된 전압보다 높은 전압이 인가되므로 작게 도통되며, 이로인해 전류를 적게 흘리게 되어 화면에 디스플레이 되는 화상의 수평크기도 작아지게 된다.As a result, the bias voltage applied to the base terminal of the transistor Q1 increases. Therefore, the current discharged from the capacitor C1 becomes smaller because the amount of current flowing from the emitter of the transistor Q1 to the collector through the emitter stage of the transistor Q2 becomes smaller, and thus a voltage higher than the set voltage is applied. As a result, the horizontal size of the image displayed on the screen is reduced.

반대로 부하가 작아지면, 연산증폭기 OP1의 비반전단자로 인가되는 플라이백트랜스전압 FBTV도 낮아지게 되므로, 상기 연산증폭기 OP1은 제4 노드 N4로 낮은 전압을 인가한다. 그러면 상기 트랜지스터Q1의 베이스단에는 낮은 전압이 인가되므로, 에미터에서 컬렉터 쪽으로 흐르는 전류량이 많아지게 되어 상기 트랜지스터 Q1은 크게 도통된다. 따라서 상기 트랜지스터 Q1을 통해 흐르는 전류가 커지게 되므로, 수평크기가 커지게 된다.On the contrary, when the load decreases, the flyback transformer voltage FBTV applied to the non-inverting terminal of the operational amplifier OP1 is also lowered, so that the operational amplifier OP1 applies a low voltage to the fourth node N4. Then, since a low voltage is applied to the base end of the transistor Q1, the amount of current flowing from the emitter to the collector increases, so that the transistor Q1 becomes largely conductive. Therefore, the current flowing through the transistor Q1 increases, so that the horizontal size increases.

따라서 플라이백트랜스전압 FBTV을 감지하므로서 부하의 변동분을 검출할 수 있으며, 이때 부하의 변동이 크면 상기 수평크기를 작게 조절하고 부하의 변동이 작으면 상기 수평크기를 크게 조절하므로서, 부하의 변동과 무관하게 적응적으로 모니터의 수평크기를 항상 일정하게 유지시킬 수 있게 되는 것이다.Therefore, by detecting the flyback transformer voltage FBTV, it is possible to detect the change in load, and if the load fluctuates large, the horizontal size is adjusted small, and if the load fluctuates small, the horizontal scale is large and irrelevant to the load variation. In this way, the horizontal size of the monitor can be constantly maintained.

Claims (8)

모니터의 수평크기 보정회로에 있어서, 플라이백트랜스전압의 입력노드에 연결되는 플라이백트랜스와, 상기 전압입력노드와 제어노드 사이에 연결되며, 상기 플라이백트렌스전압의 부하 변동에 따른 전압차를 검출하여 제어신호로 발생하는 수단과, 상기 플라이백트랜스와 제어노드 사이에 연결되며, 상기 제어신호에 의해 전류량을 조절하여 수평크기를 조절하는 수단으로 구성되어, 상기 플라이백트랜스전압이 높아질 시 수평크기를 작게 보정하고 상기 플라이백트랜스전압이 낮아질 수 수평크기를 크게 보정하도록 동작하는 것을 특징으로 하는 수평크기 보정회로.A horizontal size correction circuit of a monitor, comprising: a flyback transformer connected to an input node of a flyback transformer voltage, and connected between the voltage input node and a control node, and detecting a voltage difference according to a load variation of the flyback transformer voltage. Means for generating a control signal, and connected between the flyback transformer and the control node, and means for adjusting the amount of current by controlling the amount of current by the control signal, so that the horizontal size is increased when the flyback voltage is increased. And correcting a smaller value and a larger horizontal size at which the flyback transformer voltage can be lowered. 제1항에 있어서, 상기 제어신호를 발생하는 수단이, 상기 전압입력노드에 연결되며, 상기 플라이백트랜스전압을 분압하여 전압 변화를 감지하는 수단과, 기준전압을 발생하는 수단과, 상기 감지전압과 기준전압의 차를 증폭하여 제어신호로 발생하는 수단으로 구성된 특징으로 하는 수평크기 보정회로.2. The apparatus of claim 1, wherein the means for generating the control signal is connected to the voltage input node, means for dividing the flyback transformer voltage to detect a voltage change, means for generating a reference voltage, and the sensed voltage. And a means for amplifying a difference between a reference voltage and a reference voltage to generate a control signal. 제1항에 있어서, 상기 수평크기를 조절하는 수단이, 상기 플라이백트랜스와 연결되며, 상기 플라이백트랜스를 출력하는 피크전압을 발생하는 수단과, 상기 피크전압을 수신하며, 상기 제어노드로 인가되는 제어신호에 의해 스위칭되어 상기 피크전압의 전류통로를 형성하므로서 수평크기를 조절하는 수단으로 구성된 것을 특징으로 하는 수평크기 보정회로.The apparatus of claim 1, wherein the means for adjusting the horizontal size is connected to the flyback transformer and generates a peak voltage for outputting the flyback transformer, receives the peak voltage, and applies the control voltage to the control node. And a means for adjusting the horizontal size by switching the control signal to form a current path of the peak voltage. 모니터의 수평크기 보정회로에 있어서, 플라이백트랜스전압을 입력하는 제1 노드와 제2 노드 사이에 연결되는 플라이백트랜스와, 상기 제1 노드와 제4 노드 사이에 연결되며, 상기 플라이백트랜스터전압의 변동에 따른 전압차를 검출하여 상기 제4 노드에 제어 신호로 출력하는 수단과, 상기 제2 노드와 제3 노드 사이에 연결되며, 상기 플라이백트랜스를 출력하는 전압의 피크전압을 검출하는 수단과, 상기 제3 노드와 제4 노드의 사이에 연결되며, 상기 제어신호에 따라 상기 피크전압의 통로를 조절하여 수평크기를 조절하는 수단으로 구성되어, 상기 플라이백트랜스전압이 높아질 시 수평크기를 작게 보정하고 상기 플라이백트랜스전압이 낮아질 시 수평크기를 크게 보정하도록 동작하는 것을 특징으로 하는 수평크기 보정회로.A horizontal size correction circuit of a monitor, comprising: a flyback transformer connected between a first node and a second node for inputting a flyback transformer voltage, and connected between the first node and a fourth node, and the flyback transformer Means for detecting a voltage difference according to a change in voltage and outputting it as a control signal to the fourth node, and detecting a peak voltage of a voltage connected between the second node and a third node and outputting the flyback transformer. Means and connected between the third node and the fourth node, and means for adjusting a horizontal size by adjusting a passage of the peak voltage according to the control signal, wherein the horizontal size is increased when the flyback voltage is increased. And a small correction and a large correction of the horizontal size when the flyback transformer voltage is lowered. 제4항에 있어서, 상기 제어신호를 발생하는 수단이, 상기 제1 노드에 연결되며, 상기 플라이백트랜스전압을 분압하여 전압 변화를 감지하는 수단과, 기준전압을 발생하는 수단과, 상기 감지전압과 기준전압의 차를 증폭하여 제어신호로 발생하는 수단으로 구성된 것을 특징으로 하는 수평크기 보정회로.5. The apparatus of claim 4, wherein the means for generating the control signal is connected to the first node, means for dividing the flyback transformer voltage to detect a voltage change, means for generating a reference voltage, and the sensed voltage. And a means for amplifying a difference between a reference voltage and a reference voltage to generate a control signal. 제4항에 있어서, 상기 수평크기를 조절하는 수단이, 상기 제3 노드에 연결되어, 상기 피크전압을 직류전압으로 변환하는 수단과, 달링턴접 속의 스위칭소자로서, 상기 제어노드로 인가되는 제어신호에 의해 스위칭되어 상기 피크전압의 전류통로를 형성하므로서 수평크기를 조절하는 수단으로 구성된 것을 특징으로 하는 수평크기 보정회로.The control signal according to claim 4, wherein the means for adjusting the horizontal size is connected to the third node to convert the peak voltage into a direct current voltage, and a control signal applied to the control node as a switching element in Darlington. And a means for adjusting the horizontal size by switching by means of forming a current path of the peak voltage. 모니터의 수평크기를 보정하는 방법에 있어서, 플라이백트랜스전압을 입력하는 과정과, 상기 플라이백트랜스터전압을 검출하여 변동레벨에 대응되는 제어신호를 발생하는 과정과, 상기 플라이백트랜스를 출력하는 전압의 피크전압을 검출하는 과정과, 상기 제어신호의 레벨이 클시 상기 피크전압의 통로를 크게 조절하여 수평크기를 작게 보정하는 과정과, 상기 제어신호의 레벨이 작을시 상기 피크전압의 통로를 작게 조절하여 수평크기를 크게 보정하는 과정으로 이루어짐을 특징으로 하는 수평크기 보정회로.A method of correcting a horizontal size of a monitor, the method comprising: inputting a flyback transformer voltage, detecting a flyback transformer voltage to generate a control signal corresponding to a variation level, and outputting the flyback transformer; Detecting the peak voltage of the voltage; correcting the horizontal size by adjusting the path of the peak voltage large when the level of the control signal is large; and reducing the path of the peak voltage when the control signal level is small. Horizontal size correction circuit, characterized in that the process consists of a process for largely correcting the horizontal size. 제7항에 있어서, 상기 제어신호를 발생하는 과정이, 상기 플라이백트랜스전압을 분압하여 전압 변화를 감지하는 과정, 상기 감지전압고 기준전압의 차를 증폭하여 상기 제어신호로 발생하는 과정으로 이루어짐을 특징으로 하는 수평크기 보정회로.The method of claim 7, wherein the generating of the control signal comprises: dividing the flyback transformer voltage to detect a voltage change, and amplifying the difference between the detected voltage and the high reference voltage to generate the control signal. Horizontal size correction circuit, characterized in that.
KR1019940039266A 1994-12-30 1994-12-30 Horizontal size correction circuit KR0155592B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039266A KR0155592B1 (en) 1994-12-30 1994-12-30 Horizontal size correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039266A KR0155592B1 (en) 1994-12-30 1994-12-30 Horizontal size correction circuit

Publications (2)

Publication Number Publication Date
KR960028138A KR960028138A (en) 1996-07-22
KR0155592B1 true KR0155592B1 (en) 1998-11-16

Family

ID=19405390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039266A KR0155592B1 (en) 1994-12-30 1994-12-30 Horizontal size correction circuit

Country Status (1)

Country Link
KR (1) KR0155592B1 (en)

Also Published As

Publication number Publication date
KR960028138A (en) 1996-07-22

Similar Documents

Publication Publication Date Title
JP2856744B2 (en) Peak detection circuit
JPH06174762A (en) Detector and device detecting voltage fluctuation to set value and electric power supply circuit
JPH04227375A (en) Raster size regulator
US5627437A (en) Horizontal raster size controller for a monitor
KR0155592B1 (en) Horizontal size correction circuit
KR930003570Y1 (en) Horizontal size control circuit
US6791309B2 (en) Limiter circuit
KR930002316Y1 (en) Focus control circuit
KR950000824Y1 (en) Horizontal size stabilization circuit for monitor
JPH08710Y2 (en) Video output circuit
KR920009344B1 (en) Laster size control circuit
JP2599790B2 (en) Horizontal deflection circuit
KR950001131B1 (en) Beam current control circuit for monitor
KR940005075Y1 (en) High voltage stabilization circuit for fbt
JPH0242479A (en) Horizontal deflection circuit
KR960003445B1 (en) Line regulation with source apparatus
KR0122339Y1 (en) Luminance compensation circuit
KR970002565Y1 (en) Modification circuit for a raster brightness in a multi mode monitor
KR930004832B1 (en) Kinescope bias sensing circuit
KR20010010982A (en) Horizontal linearity circuit for having a temperature compensation function in a monitor
KR910003667Y1 (en) Picture side compensating and horizontal picture width control circuit
JPH06276402A (en) High voltage regulator circuit
KR0176137B1 (en) Horizontal siza automatic conversion circuit in display apparatus
KR100214514B1 (en) Stabilizing circuit of oscillator
JPH084778Y2 (en) Video output circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee