KR900009591Y1

KR900009591Y1 - Blanking circuit for monitor

Info

Publication number: KR900009591Y1
Application number: KR2019870007771U
Authority: KR
Inventors: 이강우
Original assignee: 주식회사 금성사; 최근선
Priority date: 1987-05-20
Filing date: 1987-05-20
Publication date: 1990-10-15
Also published as: KR880022917U

Abstract

내용 없음.No content.

Description

Monitor's blank signal cancellation circuit

제 1 도는 종래의 회로도.1 is a conventional circuit diagram.

제 2 도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

제 3 도는 제 2 도의 각부 파형도.3 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1: 영상 증폭부 2: 영상 출력단1: video amplifier 2: video output terminal

3: 모니터 4: 동기검출부3: Monitor 4: Synchronous Detector

5: 증폭부 6: 귀선소거부5: amplification unit 6: return rejection

Vin: 비데오 입력단 Q1∼Q5: 트랜지스터Vin: Video inputs Q1 to Q5: Transistors

C1∼C2: 콘덴서 R1∼R20: 저항C1 to C2: capacitors R1 to R20: resistors

D1∼D3: 다이오드D1 to D3: Diode

본 고안은 콤포지트 모니트(Composite Monitor)이 귀선(Blanking)신로 소거회로에 관한 것으로 특히 비데오 영상 신호 증폭단이 출럭단자를 동기 분리시켜 모니터 화면에 나타나는 귀선신호를 소거시키도록한 모니터의 귀선 신호 소거 회로에 관한 것이다The present invention relates to a blanking signal canceling circuit of a composite monitor, and in particular, a blanking signal canceling circuit of a monitor such that a video video signal amplifying stage synchronously isolates the output terminal to cancel the blanking signal appearing on the monitor screen. Is about

종래의 콤포지트 모니터에 있어 귀선 신호 소거회로는 제 1 도에서 보는 바와같이 비데오 입력단(Vin)이 영상증폭부(1)와 영상 출력단(2)을 순차 거쳐 모니터(3)의 캐소우드단에 접속되고, 한편으로는 수직 편향 출력이 저항(R1)과 저항(R2)에 의해 분압되어 다이오드(D1)를 거쳐 모니터(3)의 그리드단(G1)에 접속하고, 또한 수평 편향 출력이 상기와 같이 저항(R3)과 저항(R4)에 의해 분압되어 다이오우드(D2)를 거쳐 그리드단(G1)에 접속되는 구성으로, 그의 동작상태는 비데오 입력단(Vin)이 영상신호(콤포지트 비디오신호)가 영상증폭부(1)에 인가되어 증폭된 다음 영상 출력단(2)을 거쳐 모니터(3)의 캐소우드단에 인가되어 모니터(3)에서 영상신호가 재생되게 되는데, 이때 모니터(3)의 화면에는 영상신호와 함께 수직귀선신호와 수평귄선 신호가 발생되어 화질을 저하시키게 되었는바, 이때의 수직 귀선 신호는 수직 편향 출력이 이저항(R1)(R2)에 의해 분압되어 모니터(3)의 그리드단(G1)에 인가되어 수직 귀선신호를 소거시키며 또한 수평 귀선 신호는 수평 편향 출력이 저항(R3)(R4)에 의해 분압되어 그리드단(G1)에 인가되므로 수평 귀선 회로를 소거시키게 되었다.In the conventional composite monitor, as shown in FIG. 1, the retrace signal canceling circuit has a video input terminal (Vin) connected to the cathode end of the monitor (3) through the image amplifier (1) and the image output terminal (2) in sequence. On the other hand, the vertical deflection output is divided by the resistor R1 and the resistor R2 and connected to the grid terminal G1 of the monitor 3 via the diode D1, and the horizontal deflection output is connected as described above. The voltage is divided by the R3 and the resistor R4 and connected to the grid terminal G1 via the diode D2. The video input unit Vin is connected to the video signal (composite video signal). (1) and then amplified and then applied to the cathode of the monitor 3 via the image output terminal (2) to reproduce the image signal on the monitor (3), the screen of the monitor 3 The vertical retrace signal and the horizontal trace signal are generated together to reduce the image quality. In this case, the vertical retrace signal at this time is applied to the grid end G1 of the monitor 3 by dividing the vertical deflection output by the two resistors R1 and R2 to cancel the vertical retrace signal. The horizontal deflection output is divided by the resistors R3 and R4 and applied to the grid terminal G1, thereby eliminating the horizontal retrace circuit.

그러나 상기의 귀선 신호소거 회로는 비데오 신호를 증폭하여 이를 다시 영상으로 출력하고 모니터의 그리드단(G1)에 강제로 수평/수직 출력을 넣어 주어 귀선을 제거했으나 완전하게 귀선이 소거되지 않기 때문에 사용자가 모니터의 브라이트(Bright)가변 소자를 돌려 화면을 밝게 하였을 때 화면상에는 수직 및 수평 귀선신호가 나타나 화질을 저하시키게 되는 문제점이 있었다.However, the blanking signal canceling circuit amplifies the video signal and outputs it as an image again, and the horizontal / vertical output is forcibly inserted into the grid terminal G1 of the monitor to remove the blanking, but the user does not completely cancel the blanking. When the bright variable device of the monitor is turned to brighten the screen, vertical and horizontal retrace signals appear on the screen, thereby degrading image quality.

이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로서 비데오 영상 증폭부의 출력단자를 동기분리시켜 동기 펼스만을 증폭하여 모니터 화면에 나타나는 귀선 신호를 제거토록 한 것으로, 이하 그 회로 구성을 제 2 도의 회로도에 따라 설명하면 다음과 같다.In order to solve the above problems, the present invention was designed to asynchronously isolate the output terminal of the video image amplifying unit to amplify only the synchronous pulls so as to remove the retrace signal appearing on the monitor screen. According to the description as follows.

콤포지트 비데오 신호가 영상증폭부(1)를 통해 증폭되어 영상출력단(2)을 통해 모니터(3)의 캐소드단(K)으로 인가되어 영상 재생되는 기존의 회로에 트랜지스터(Q3) 저항(R12∼R15)으로 구성되며 영상증폭부(1)에서의 영상신호로 부터 동기신호를 검출하는 동기 검출부(4)와, 트랜지스터(Q4) 저항(R16∼R18)으로 구성되며 검출된 동기신호를 증폭하는 증폭부(5)와 트랜지스터(Q5) 다이오드(D3)로 구성되며 증폭된 동기신호를 받아 증폭출력 되는 영상신호의 귀선을 소거하는 귀선소거부(6)가 연결되는 구성이다.The composite video signal is amplified by the image amplifier 1, is applied to the cathode terminal K of the monitor 3 through the image output terminal 2, and the transistor Q3 resistors R12 to R15 are applied to the existing circuit. A synchronizing detection unit 4 for detecting a synchronizing signal from the image signal in the image amplifying unit 1, and an amplifying unit for amplifying the detected synchronizing signal, which is composed of transistors Q4 and resistors R16 to R18. (5) and a transistor (Q5) diode (D3) and the return cancellation unit (6) for receiving the amplified synchronous signal and canceling the return of the amplified output image signal is connected.

이를 좀더 상세히 설명하면, 콤포지트 비데오신호 입력단(Vin)은 저항(R5∼R11)과 트랜지스터(Q1)(Q2) 및 콘덴서(C1,C2)로 구성된 영상 증폭부(1)에서 일측이 접지된 저항(R5)과 콘덴서(C1)의 병렬연결을 통해 저항(R6)에 연결되고 저항(R6)의 다른 측단은 트랜지스터(Q1)의 베이스와 연결되는 동시에 저항(R7)을 통해서는 전원(Vcc)과 연결되고 저항(R8)을 통해서는 접지되며 상기 영상 증폭부(1)의 트랜지스터(Q1)에미터는 저항(R10)을 통해서는 접지되고 저항(R11)을 통해서는 트랜지스터(Q2)의 콜렉터와 접속되어 콘덴서(C2)의 일측단과 다이오드(D2)의 애노우드단에 동시연결되고 또 트랜지스터(Q1)의 에미터는 저항(R12)과 저항(R13)에 의해 분압되어, 트랜지스터(Q3)의 베이스에 접속되고 트랜지스터(Q3)의 에미터는 저항(R14)을 거쳐 전원(Vcc)에 접속되며 그의 콜렉터는 일측이 접지된 저항(R15)과 저항(R16)을 거쳐 트랜지스터(Q4)의 베이스에 접속되고, 상기 트랜지스터(Q4)의 콜렉터는 저항(R17)을 거쳐 전원(Vcc)에 접속되고 에미터는 저항(R19)과 일측이 접지된 저항(R20)을 거쳐 트랜지스터(Q5)의 베이스에 접속되고, 상기 영상증폭부(1)의 트랜지스터(Q1)의 콜렉터는 트랜지스터(Q2)의 베이스와 연결되는 동시에 저항(R9)을 통해 트랜지스터(Q2)의 에미터와 접속되어 전원(Vcc)과 연결되고, 콘덴서(C2)의 다른측단은 영상 출력단(2)의 브라이트 조정단자를 통해 모니터(3)의 캐소드단에 연결되고, 다이오드(D3)의 캐소우드는 에미터가 접지접속되 트랜지스터(Q5)의 콜렉터에 접속된는 구성으로 그의 동작 상태 및 적용효과를 제 2 도의 회로도와 제 3 도의 파형도에 따라 설명하면 다음과 같다.In more detail, the composite video signal input terminal Vin has a resistor grounded at one side of the image amplifier 1 including resistors R5 to R11, transistors Q1, Q2, and capacitors C1, C2. R5) is connected to resistor R6 through a parallel connection of capacitor C1, and the other end of resistor R6 is connected to the base of transistor Q1 and to power supply Vcc through resistor R7. The transistor Q1 of the image amplifier 1 is grounded through the resistor R10 and connected to the collector of the transistor Q2 through the resistor R11. One end of C2 and the anode of diode D2 are simultaneously connected, and the emitter of transistor Q1 is divided by resistor R12 and resistor R13, connected to the base of transistor Q3, and The emitter of Q3 is connected to the power supply Vcc via a resistor R14 and its collector is Connected to the base of transistor Q4 via resistor R15 and resistor R16, the collector of transistor Q4 is connected to power source Vcc via resistor R17 and the emitter is connected to resistor R19. One side of the image amplifier 1 is connected to the base of the transistor Q5 via a grounded resistor R20, and the collector of the transistor Q1 of the image amplifier 1 is connected to the base of the transistor Q2 and at the same time receives the resistor R9. Connected to the emitter of the transistor Q2 and connected to the power supply Vcc, the other end of the capacitor C2 is connected to the cathode terminal of the monitor 3 through the bright adjustment terminal of the image output terminal 2, the diode The cathode of (D3) is a structure in which the emitter is connected to the collector of transistor Q5 with the ground connection, and its operation state and application effect will be described according to the circuit diagram of FIG. 2 and the waveform diagram of FIG.

비데오 입력단(Vin)으로 콤포지트 비데오(Compsite Video)신호가 인가되면 그 신호는 저항(R5)과 콘덴서(C1)를 거쳐 영상 증폭부(1)의 트랜지스터(1)베이스에 인가되어 증폭된 신호가 그의 에미터에 출력되며 그리고 트랜지스터(Q1)의 콜렉터 신호에 의해서 트랜지스터(Q2)가 동작하게 되어 트랜지스터(Q2)의 콜렉터인(가)점에는 제 3 도의 (가)와 같은 영상 증폭된 비데오 파형이 출력되게 된다.When a composite video signal is applied to the video input Vin, the signal is applied to the transistor 1 base of the image amplifier 1 through the resistor R5 and the condenser C1, and the amplified signal is applied to the video input terminal Vin. Transistor Q2 is operated by the collector signal of transistor Q1, and the video amplified video waveform as shown in FIG. 3A is output at the point where the transistor Q2 is a collector. Will be.

이때 트랜지스터(Q1)의 에미터에 출력된 영상증폭 신호는 저항(R12)과 저항(R13)의 시정수 값에 의해 분압되어 트랜지스터(Q3)의 베이스에 인가되므로 그의 콜렉터인(나)점에는 제 3 도의 (나)와 같은 동기 펄스 파형이 출력되게 되고, 상기 트랜지스터(Q3)의 콜렉터 출력인 동기펄스 파형이 트랜지스터(Q4)의 베이스에 인가되므로 트랜지스터(Q4)는 에미터로 증폭된 동기펄스 파형을 출력시키고, 그 증폭된 동기 펄스 파형은 저항(R19)과 저항(R20)에 의해 분압되어 트랜지스터(Q5)의 베이스에 인가되므로 동기 신호동안에는 트랜지스터(Q5)가 도통되어 영상 증폭부(1)가 (가)점에 출력된 영상 증폭 파형의 귀선신호가 트랜지스터(Q5)통해 접지단으로 소거되게 된다.At this time, the image amplification signal output to the emitter of the transistor Q1 is divided by the time constant values of the resistors R12 and R13 and applied to the base of the transistor Q3. Since the synchronous pulse waveform shown in FIG. 3B is outputted, and the synchronous pulse waveform which is the collector output of the transistor Q3 is applied to the base of the transistor Q4, the transistor Q4 is amplified by the emitter. The amplified synchronous pulse waveform is divided by the resistor R19 and the resistor R20 and applied to the base of the transistor Q5, so that the transistor Q5 is turned on during the synchronization signal so that the image amplifier 1 The retrace signal of the image amplification waveform output at point (A) is erased to the ground terminal through the transistor Q5.

그러므로 귀선신호(동기펄스)가 소거된 영상신호만이 영상신호출력단(2)을 통해 출력되어 모니터의 화면에 디스플레이 되게된다.Therefore, only the video signal from which the retrace signal (sync pulse) is erased is output through the video signal output terminal 2 to be displayed on the screen of the monitor.

즉 본 고안은 콤포지트 비데오 신호가 영상 증폭부(1)을 통해 증폭출력 될 때 영상 증폭부(1)의 출력 영상신호의 동기를 트랜지스터(Q3,Q4)를 통해 검출 증폭하여 트랜지스터(Q5)를 구동시키므로 영상 증폭부(1)의 출력 영상신호의 동기 펼스(귀선신호)만을 제거시킨후에 영상출력단(2)을 통해 모니터(3)의 캐소드단(K)으로 인가한다.That is, when the composite video signal is amplified and output through the image amplifier 1, the synchronization of the output image signal of the image amplifier 1 is detected and amplified through the transistors Q3 and Q4 to drive the transistor Q5. Therefore, only the synchronous spread (return signal) of the output image signal of the image amplifying unit 1 is removed and then applied to the cathode terminal K of the monitor 3 through the image output terminal 2.

따라서 이상의 설명에서와 같이 본 고안의 귀선신호 소거 회로는 비데오 영상 증폭부를 통해 영상 증폭된 영상신호에서 동기분리시킨후 동기 증폭시켜 증폭된 영상 증폭부 출력 영상신호의 동기펄스(귀선신호)만을 제거한 후 영상출력단(2)을 통해 모니터로 인가하므로 모니터 화면에 발생되는 수직 및 수평의 귀선신호가 완전히 소거되어 브라이트가변소자를 돌려 화면을 밝게 하였을 때에도 시청자에게 최적의 화면상태를 제공하게 되는 효과가 있다.Therefore, as described above, the retrace signal canceling circuit of the present invention is synchronously separated from the image amplified image signal through the video image amplification unit, and then synchronously amplified to remove only the synchronous pulse (return signal) of the output image signal. Since it is applied to the monitor through the image output terminal 2, the vertical and horizontal retrace signals generated on the monitor screen are completely erased, thereby providing an optimal screen state to the viewer even when the bright variable element is turned bright.

Claims

In a known monitor circuit in which a video signal from a video input terminal (Vin) is applied to a monitor (3) through an image amplifying section (1), the image amplifying section (1) receives an amplifying output video signal and detects a synchronization signal. The image amplifying unit 4 receives the synchronous detection unit 4, an amplifying unit 5 for amplifying the synchronous signal detected through the synchronous detecting unit 4, and a synchronous signal amplified and outputted through the amplifying unit 5 at all times. And a blanking canceling unit (6) for canceling the blanking signal of the video signal outputted in (1).