KR930005651B1 - 뮤트(mute) 회로 - Google Patents
뮤트(mute) 회로 Download PDFInfo
- Publication number
- KR930005651B1 KR930005651B1 KR1019900023038A KR900023038A KR930005651B1 KR 930005651 B1 KR930005651 B1 KR 930005651B1 KR 1019900023038 A KR1019900023038 A KR 1019900023038A KR 900023038 A KR900023038 A KR 900023038A KR 930005651 B1 KR930005651 B1 KR 930005651B1
- Authority
- KR
- South Korea
- Prior art keywords
- mute
- transistor
- constant voltage
- circuit
- current
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 230000010355 oscillation Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도는 종래 뮤트회로의 블록도.
제2도는 제1도의 상세회로도.
제3도는 본 발명 뮤트회로의 블럭도.
제4도는 제3도의 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 정전압발생부 2 : 정전압회로부
3 : 전류공급회로부 4 : 뮤트회로부
5 : 뮤트제어신호 발생부 SW1 : 뮤트스위치
본 발명은 음향기기에서 필요시에 신호음을 제거하는 뮤트(Mute) 회로에 관한 것으로, 특히 뮤팅용 반도체 직접회로의 정전압단자를 이용하여 뮤팅동작을 제어할 수 있게 한 뮤트회로에 관한 것이다.
제1도는 종래 뮤트회로의 블록도로서, 이에 도시된 바와같이 소정의 전압을 발생하는 정전압 발생부(1)와, 이 정전압 발생부(1)로 부터 소정전압을 입력받아 정전압을 공급하는 정전압 회로부(2)와, 이 정전압 회로부(2)의 출력측에 접속되어 정전압단자의 발진을 없애는 콘덴서(C1)와, 상기 정전압 회로부(2)의 정전압에 따라 정전류를 공급하는 전류공급 회로부(3)와, 이 전류공급 회로부(3)의 정전류를 공급받고 뮤트스위치(SW1)의 단락상태에 따라 뮤트동작을 수행하는 뮤트회로부(4)로 구성된 것으로, 도면의 설명중 미설명부호 Vi는 신호입력선이고, Vo는 신호 출력선이며, P1, P2는 연결 단자이다.
이와같이 구성된 종래 뮤트회로의 동작과정을 제1도의 상세회로도인 제2도를 참조하여 설명한다.
정전압 발생부(1)에서 소정의 전압이 출력되며, 이 출력전압은 트랜지스터(Q1)의 베이스에 인가되므로 그 트랜지스터(Q1)가 도통되어 트랜지스터(Q3), (Q4)가 도통되고, 그 트랜지스터(Q4)의 도통에 의해 그의 콜렉터에 고전위가 출력되므로 트랜지스터(Q5)로 도통된다. 그런데, 이때 트랜지스터(Q3), (Q4)는 정전류원으로 동작되므로 트랜지스터(Q1), (Q2)의 콜렉터 전류는 동일하게 되고, 트랜지스터(Q2)의 베이스에는 트랜지스터(Q1)의 베이스전위와 동일한 전위가 형성되며, 상기 트랜지스터(Q5)의 에미터에는 정전압이 출력되어 전류공급 회로부(3)의 트랜지스터(Q6) 베이스에 인가된다. 따라서, 이때 트랜지스터(Q6)가 도통되어 트랜지스터(Q8, Q9)로 도통되므로 트랜지스터(Q10)가 도통되고, 이에따라 트랜지스터(Q7)가 도통됨과 아울러 트랜지스터(Q11, Q12)가 도통되어 트랜지스터(Q13)가 도통된다.
이때, 트랜지스터(Q7)의 베이스전위는 트랜지스터(Q6)의 베이스전위가 같고, 저항(R4)을 통하는 전류는 트랜지스터(Q10)의 콜렉터 전류와 동일하고, 또한 트랜지스터(Q11), (Q12)도 정전류회로로 동작하므로 그 트랜지스터(Q11, Q12)의 콜렉터 전류도 상기 트랜지스터(Q10)의 콜렉터 전류와 같게된다. 이와같이 흐르는 트랜지스터(Q12)의 콜렉터 전류는 트랜지스터(Q13)를 통하게 되어 뮤트회로부(4)에 정전류가 공급된다. 즉, 트랜지스터(Q13)는 트랜지스터(Q14), (Q15)와 정전류 회로로 접속되어 있으므로 트랜지스터(Q14), (Q15)의 콜렉터 전류는 저항(R5), (R6)만큼 감소하여 흐르게 된다.
따라서, 이때 상기 트랜지스터(Q14), (Q15)의 콜렉터전류는 트랜지스터(Q16), (Q17)의 콜렉터 전류가되고, 트랜지스터(Q18), (Q19), (Q20, Q21)는 상기 트랜지스터(Q16), (Q17)와 정전류회로도 접속되어 있으므로 그 트랜지스터(Q18, Q19), (Q20, Q21)의 콜렉터전류도 상기 트랜지스터(Q16), (Q17)의 콜렉터전류와 같게된다.
이와같이 흐르는 트랜지스터(Q20)의 콜렉터전류는 트랜지스터(Q25)의 온, 오프상태에 따라 뮤트동작을 제어하게 된다.
즉, 이때 뮤트 스위치(SW1)가 개방되어 있으면, 상기 트랜지스터(Q20)의 콜렉터전류는 트랜지스터(Q25)를 통한후 저항(R7), (R8)을 다시통해 트랜지스터(Q24), (Q26)를 도통시키므로 상기 트랜지스터(Q18), (Q21)의 콜렉터 전류는 접지로 흐르게 되어 트랜지스터(Q22, Q23), (Q27)가 오프되고, 이에따라 상기 트랜지스터(Q19)의 콜렉터전류에 의해 트랜지스터(Q28, Q29)가 도통된다.
이와같이 트랜지스터(Q22)가 오프되어 입력제어단자(Vic)가 오픈상태로 되고, 트랜지스터(Q29)가 도통되어 출력제어단자(Voc)가 접지상태로되면, 뮤트상태로 되지않아 신호입력선(Vi)의 입력신호가 신호출력선(Vo)으로 출력된다.
한편, 뮤트스위치(SW1)가 단락되어 있으면 트랜지스터(Q20)의 콜렉터전류가 접지로 흐르게되어 트랜지스터(Q25)가 오프되므로 트랜지스터(Q24), (Q26)가 오프되고, 이에따라 트랜지스터(Q17), (Q21)의 콜렉터전류에 의해 트랜지스터(Q22, Q23), (Q27)가 도통되고, 그 트랜지스터(Q27)의 도통에 의해 트랜지스터(Q28, Q29)가 오프된다.
이와같이 트랜지스터(Q22)가 도통되어 입력제어단자(Vic)가 접지상태로 되고, 트랜지스터(Q29)가 오프되어 출력제어단자(Voc)가 오픈상태로 되면, 뮤트상태로되어 신호입력서선(Vi)의 입력신호가 신호출력선(Vo)으로 출력되지 않게된다.
그러나, 이와같은 종래의 회로에 있어서는 뮤트스위치가 별도의 연결단자를 통해 뮤트회로부에 연결되어 있으므로 그 연결단자의 인출에 따른 제작상의 어려움이 뒤따를뿐 아니라 상기 뮤트회로가 반도체 집적회로로 구성될때 그 반도체 집적회로의 면적이 증대되는 결점이 있었다.
본 발명은 이와같은 종래의 결점을 감안하여, 발지방지용 콘덴사가 연결되는 단자에 뮤트스위치를 공통으로 연결하고, 그 뮤트스위치의 온/오프상태에 따라 뮤트동작을 제어할 수 있는 뮤트회로를 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명 뮤트회로의 블록도이고, 제4도는 제3도의 상세회로도로서, 이에 도시한 바와같이 소정의 전압을 발생하는 정전압 발생부(1)와, 이 정전압 발생부(1)로 부터 소정전압을 입력받아 정전압을 공급하는 정전압회로부(2)와, 이 정전압회로부(2)의 정전압 출력단자에 접속되어 그 정전압단자의 발진을 없애는 콘데서(C1)와, 상기 정전압회로부(2)의 정전압에 따라 정전류를 공급하는 전류공급 회로부(3)와, 이 정류공급 회로부(3)의 정전류를 공급하고 뮤트 제어신호에 따라 뮤트동작을 수행하는 뮤트회로부(4)로 구성된 뮤트회로에 있어서, 상기 정전압 회로부(2)의 정전압 출력단에 콘덴서(C1)가 접속되는 연결단자(P1)에 뮤트스위치(SW1) 및 저항(R10)을 직렬 접속하고, 상기 정전압 회로부(2)의 최종출력단 트랜지스터(Q5)의 콜렉터 전류와 동일한 전류가 흐르게 트랜지스터(30), (31)를 정전류 회로로 접속하여, 그 트랜지스터(31)의 콜렉터를 저항(R9) 및 트랜지스터(Q32)의 베이스에 접속하고, 그 트랜지스터(Q32)의 콜렉터를 상기 뮤트회로부(4)의 뮤트제어용 트랜지스터(Q25)의 콜렉터 및 베이스에 접속하며, 상기 트랜지스터(Q32)의 온, 오프상태에 따라 뮤트동작을 제어할 수 있게 구성한 것으로, 도면의 설명중 미설명부호 5는 뮤트제어용 발생부(5)를 나타낸다.
이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
정전압 발생부(1)에서 소정의 전압이 출력되면, 상기 제1도의 설명과 동일하게 동작되어, 정전압회로부(2)에서 정전압이 출력되고, 전류공급회로(3)에서 정전류가 공급됨에 따라, 뮤트회로부(4)의 트랜지스터(Q18-Q21)의 콜렉터에 정전류가 흐르게 된다.
이와같은 상태에서 뮤트제어신호 발생부(5)의 트랜지스터(Q30), (Q31)는 상기 정전압 회로부(2)의 최종 출력단 트랜지스터(Q5)와 정전류회로로 동작되므로 그 트랜지스터(Q30), (Q31)의 콜렉터전류는 상기 트랜지스터(Q5)의 콜렉터 전류와 같게되고, 이 트랜지스터(Q31)의 콜렉터전류는 저항(R9)을 통하게 되므로 그 저항(R9)을 통하는 전류역시 상기 트랜지스터(Q5)의 콜렉터 전류와 같게된다.
그런데, 뮤트스위치(SW1)가 개방되어 있는 상태에서 상기와 같이 저항(R9)을 통하는 전류에 의해 트랜지스터(Q32)를 도통시키지 못하게 그 저항(R9)의 값을 적절히 설정시켜 놓게되면, 그 트랜지스터(Q32)가 오프상태를 유지하게 된다.
따라서, 이때 상기 트랜지스터(Q20)의 콜렉터전류가 트랜지스터(25)를 통하게 되므로 상기 제1도의 설명과 같이 트랜지스터(Q24), (Q26)가 도통되어 트랜지스터(Q22, Q23), (Q27)가 오프되고, 이에따라 트랜지스터(Q28, Q29)가 도통되어 뮤트동작을 수행하지 않게된다.
그러나, 뮤트스위치(SW1)가 단락되어 있는 상태에서는 트랜지스터(Q5)의 에미터를 통한 전류가 저항(R3), (R2)을 통해 접지로 흐름과 아울러 뮤트스위치(SW1) 및 저항(R10)을 통해서도 접지로 흐르게 되고, 이에따라 트랜지스터(5)의 콜렉터전류가 상기 뮤트스위치(SW1) 및 저항(R10)을 통하는 전류만큼 증가되어 트랜지스터(Q13)의 콜렉터전류도 증가된다.
이와같이 증가된 트랜지스터(Q31)의 콜렉터전류가 저항(R9)을 통하게 되므로 트랜지스터(Q32)의 베이스 전압이 증가되어 그 트랜지스터(Q32)가 도통된다. 따라서, 이때 트랜지스터(Q20)의 콜렉터 전류가 트랜지스터(Q32)를 통해 접지로 흐르게 되므로 트랜지스터(Q25)가 오프되고, 이에따라 트랜지스터(Q24), (Q26)가 오프되어 트랜지스터(Q22, Q23), (Q27)가 온되고, 트랜지스터(Q28, Q29)가 온되므로 뮤트동작을 수행하게 된다.
이상에서 상세히 설명한 바와같이 본 발명은 발진 방지용 콘덴서가 연결되는 정전압 출력단자에 뮤트스위치를 공통으로 연결하여, 그 뮤트스위치의 온, 오프상태에 따라 뮤트동작을 제어할 수 있게되므로 종래의 문제점인 제작상의 어려움이 해소되고, 반도체 집적회로의 면적이 감소되는 효과가 있게된다.
Claims (1)
- 정전압 발생부(1)로 부터 소정전압을 입력받아 정전압을 공급하는 정전압회로부(2)와, 이 정전압 회로부(2)의 정전압 출력단자에 접속되어 발진을 없애는 콘덴서(C1)와, 상기 정전압 회로부(2)의 정전압에 따라 정전류를 공급하는 전류공급회로부(3)와, 이 전류공급 회로부(3)의 정전류를 공급받고 뮤트스위치(SW1)의 온/오프 상태에 따른 뮤트제어신호에 따라 뮤트동작을 수행하는 뮤트회로부(4)로 구성된 뮤트회로에 있어서, 상기 정전압 회로부(2)의 정전압 출력단자에 상기 뮤트스위치(SW1) 및 저항(R10)을 직렬 접속하고, 상기 정전압 회로부(2)의 최종 출력단 트랜지스터(Q5)의 콜렉터에 트랜지스터(Q30, Q31)를 정전류회로로 접속하며, 그 트랜지스터(Q31)의 콜렉터를 저항(R9) 및 트랜지스터(Q32)의 베이스에 접속하여, 그 트랜지스터(Q32)의 온/오프상태에 따라 상기 뮤트회로부(4)에 뮤트제어신호가 인가되게 구성한 것을 특징으로 하는 뮤트회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900023038A KR930005651B1 (ko) | 1990-12-31 | 1990-12-31 | 뮤트(mute) 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900023038A KR930005651B1 (ko) | 1990-12-31 | 1990-12-31 | 뮤트(mute) 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920013916A KR920013916A (ko) | 1992-07-30 |
KR930005651B1 true KR930005651B1 (ko) | 1993-06-23 |
Family
ID=19309373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900023038A KR930005651B1 (ko) | 1990-12-31 | 1990-12-31 | 뮤트(mute) 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930005651B1 (ko) |
-
1990
- 1990-12-31 KR KR1019900023038A patent/KR930005651B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920013916A (ko) | 1992-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716305A (en) | Switching device having a feedback means for rendering a control circuit inoperative in response to a current supply circuit being inoperative | |
US4367419A (en) | Analog switch | |
US4063185A (en) | Direct coupling type power amplifier circuit | |
US4821000A (en) | Audio output amplifier | |
KR930005651B1 (ko) | 뮤트(mute) 회로 | |
GB2083961A (en) | Signal Intercepting Circuit | |
US4295100A (en) | Microphone amplifier, in particular for telephone systems | |
US4791325A (en) | Class B clamp circuit | |
JP2946373B2 (ja) | 利得可変増幅器 | |
KR970055268A (ko) | 오디오신호 증폭회로 | |
US3790822A (en) | Circuit arrangement for the interruption-free switch-over from an operating current supply apparatus to a standby current supply apparatus | |
US4409560A (en) | Output transient suppression circuit | |
KR900015449A (ko) | 리액턴스 제어회로 | |
KR950005047B1 (ko) | 바이아스 스위칭회로 | |
SU790327A1 (ru) | Преобразователь логических уровней | |
JPH08320741A (ja) | 待機/動作制御回路 | |
KR930006082Y1 (ko) | 3진 논리 변환회로 | |
KR920003637A (ko) | 증폭기 및 캐패시터를 포함하는 필터 회로 | |
KR900004474Y1 (ko) | 음역 확장회로의 제어회로 | |
KR0177661B1 (ko) | 배터리사용시 신호검출에 따른 전원스위칭회로 | |
KR900009976Y1 (ko) | 뮤팅 회로 | |
JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
KR910001077Y1 (ko) | 음성신호의 계단별 출력 제어회로 | |
KR880003606Y1 (ko) | 트라이 스테이트 검출회로 | |
JP3073619B2 (ja) | サンプルホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040601 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |