KR930005169Y1 - A/d 변환기의 자기진단 및 고장 검출회로 - Google Patents

A/d 변환기의 자기진단 및 고장 검출회로 Download PDF

Info

Publication number
KR930005169Y1
KR930005169Y1 KR2019890002491U KR890002491U KR930005169Y1 KR 930005169 Y1 KR930005169 Y1 KR 930005169Y1 KR 2019890002491 U KR2019890002491 U KR 2019890002491U KR 890002491 U KR890002491 U KR 890002491U KR 930005169 Y1 KR930005169 Y1 KR 930005169Y1
Authority
KR
South Korea
Prior art keywords
converter
computer
reference voltage
latch circuit
output
Prior art date
Application number
KR2019890002491U
Other languages
English (en)
Other versions
KR900017912U (ko
Inventor
이하정
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019890002491U priority Critical patent/KR930005169Y1/ko
Publication of KR900017912U publication Critical patent/KR900017912U/ko
Application granted granted Critical
Publication of KR930005169Y1 publication Critical patent/KR930005169Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/108—Converters having special provisions for facilitating access for testing purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

A/D 변환기의 자기진단 및 고장 검출회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 측정 범위의 테이블(table)을 나타낸 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 컴퓨터 2 : 버퍼(Buffer)회로
3 : A/D변환기 4 : 기준전압 발생기
5, 7, 10 : 래치회로 6 : 전류원 발생기
8 : 입력장치 9 : 멀티플렉스
R : 저항 OP : 비교증폭기(OP AMP)
본 고안은 컴퓨터에 연결된 A/D 변환기의 오차를 스스로 진단하고 고장을 검출하는 회로에 관한 것으로서, 특히 A/D변환기의 기준 전압을 설정하고 이에 따라 전류원 값을 변화시키며, 모든 측정 범위에 대하여 컴퓨터에서 입력되어 있는 테이블과 비교하여 보정 범위가 지나치면 고장임을 판단하도록 하는 A/D 변환기의 자기진단 및 고장검출회로에 관한 것이다.
일반적으로 컴퓨터에 연결된 A/D 변환기가 가질 수 있는 오차 요인은 A/D 변환기 오차와 기준 전압의 오차 및 입력장치의 오차를 가질 수 있다.
따라서 이러한 오차로 인하여 컴퓨터가 오동작은 물론 컴퓨터의 기능을 상실하는 경우가 발생할 수 있는 문제점이 야기 되었던 것이다.
따라서 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로 컴퓨터에 A/D변환기의 오차를 검출하기 위하여 간단한 회로를 구성하고 기준전압을 측정 대상 대신에 입력 장치로 부터 받아들여 컴퓨터내부에 기준 전압과 출력 사이의 테이블을 작성하여 추후 측정장치에 대한 오차 보정으로 사용하여 보정범위가 일정치않거나 지나치게 큰 경우 A/D변환기는 고장인 것이 판단되어 컴퓨터가 A/D변환기의 오차로 인하여 오동작 되는 것을 사전에 예방 또는 고장을 판별함으로서 컴퓨터가 안정되게 동작할 수 있도록 제공하여 컴퓨터의 신뢰성 향상에 기여 할 수 있도록 하는데 본 고안의 목적이 있는 것이다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제1도에서와 같이 기준전압 발생기(4)의 기준 전압이 인가되는 A/D변환기(3)의 출력을 버퍼회로(2)를 통하여 컴퓨터(1)에 입력되도록 한 통상의 컴퓨터 시스템에 있어서, 각 래치회로(5)(7)(10)를 동작시킬 수 있도록 컴퓨터(1)에 연결하고 버퍼회로(2)의 출력단에는 각 래치회로(5)(7)(10)의 데이터를 변화할 수 있게 접속하는 한편 래치회로(5)에는 기준전압 발생기(4)를 연결하며 다른 래치회로(7)는 전류원 발생기(6)에 접속하고 또 다른 래치회로(10)는 티플랙스(9)에 연결하며 기준전압 발생기(4)의 출력 전압을 전류원 발생기(6)에 인가하고 상기 전류원 발생기(6)의 출력 전류를 저항(R)과 비교증폭기(OP)를 통하여 멀티플렉스(9)에 인가되도록 하며, 상기 멀티플렉스(9)의 출력 신호는 입력장치(8)를 거쳐 A/D변환기(3)에 인가한 A/D변환기의 자기보정 및 고장검출 회로인 것이다.
상기와 같은 구성으로 이루어진 본 고안의 작용 및 효과를 설명하면 다음과 같다.
먼저 컴퓨터(1)에서 이네이블(enable)신호(CS1-CS3)를 보내어 각 래치회로(5)(7)(10)를 동작 상태로 만든후 멀티플렉스(9)는 래치회로(10)로부터 컴퓨터(1)에서 입력측정과 고장진단중 해당모드(mode)를 선택받게 된다.
만일 래치회로(10)에서 고장진단의 모드가 명령되었을 경우를 살펴보면, 컴퓨터(1)에서 래치회로(5)가 동작할 수 있는 신호를 보냄으로써 기준전압 발생기(4)에서 설정된 기준전압을 A/D변환기(3)와 전류원 발생기(6)에 동시에 인가된다.
따라서 기준전압발생기(4)에서 출력되는 전압을 전류원 발생기(6)에서 전류값으로 변화시켜 저항(R)과 버퍼기능을 갖는 비교증폭기(OP)를 통하여 멀티플렉스(9)에 입력되며 이러한 전류값은 입력장치(8)에서 잡음을 제거한 아날로그(Analog)신호로 되어 A/D변환기(3)에 인가됨으로서 아날로그 신호가 디지털(Digtal)신호로 변화하여 버퍼회로(2)를 거쳐 컴퓨터(1)와 각 래치회로(5)(7)(10)에 동시에 보내어 지게 된다.
따라서 컴퓨터(1)는 버퍼회로(2)에서 입력되는 데이터값을 읽고 모든 측정 범위에 대하여 작성한 테이블과 비교하게 되며 동시에 버퍼회로(2)의 출력이 래치회로(5)에 인가되어져 기준전압 발생기(4)의 기준전압을 변화시키게 되므로 전류원 발생기(6)에서 출력되는 전류값도 자연적으로 변화하여 이러한 변화된 전류값이 저항(R)과 비교증폭(OP)를 통하여 멀티플렉스(9)에 다시 인가되어 A/D변환기(3)에 의해 디지털 신호로서 컴퓨터(1)에 입력하여 테이블과 비교하고 또 다시 반복적으로 기준전압을 변화시키게 된다.
따라서 모든 측정범위에 해당되는 오차보정 테이블이 작성되어 있는 컴퓨터(1)에서 전류원 발생기(6)의 전류원 값을 여러 가지로 변화시켜 그때의 A/D 변환기(3)의 디지털 값을 읽어 설정된 테이블과 상호 비교하여 설정 테이블보다 많은 차이가 있게 되면 고장난 것으로 판단하게 된다.
즉 제2도에서와 같이 모든 측정범위가 기울기(1)내에 있게 테이블을 작성하여 컴퓨터(1)에 설정하고 기준전압 발생기(4)에서 출력되는 기준전압이 변화됨으로써 얻어지는 디지털값(측정치)에 따라 A/D변환기(3)의 자기 진단 및 고장의 유무를 판단할 수 있는 것이다.
이상에서 상술한 바와 같이 작용하는 본 고안은 측정범위의 테이블을 작성하여 컴퓨터(1)에 입력하고 기준전압 발생기(4)에서 출력되는 기준 전압이 변화될 때 A/D변환기(3)의 출력신호를 비교 판단하여 컴퓨터(1)에 설정된 범위가 일정치 않거나 지나치게 큰 경우에 A/D변환기(3)가 고장임을 검출할 수 있도록 함으로서 컴퓨터(1)에 연결된 A/D변환기(3)의 오차로 인한 오동작을 사전에 예방하여 컴퓨터로서의 기능을 보다 완벽하게 수행할 수 있어 신뢰성 향상에 기여할 수 있는 유용한 고안인 것이다.

Claims (1)

  1. 기준전압 발생기(4)의 기준전압이 인가되는 A/D 변환기(3)의 출력을 버퍼회로(2)를 통하여 컴퓨터(1)에 입력되도록 한 통상의 컴퓨터 시스템에 있어서 각 래치회로(5)(7)(10)를 동작시킬 수 있도록 컴퓨터(1)에 연결하고 버퍼회로(2)의 출력단에는 각 래치회로(5)(7)(10)의 데이터를 변화할 수 있게 접속하는 한편 래치회로(5)에는 기준전압 발생기(4)를 연결하여 다른 래치회로(10)는 멀티플렉스(9)에 연결하여 기준전압발생기(4)의 출력 전압을 전류원 발생기(6)에 인가하고 상기 전류원 발생기(6)의 출력전류를 저항(R)과 비교 증폭기(OP)를 통하여 멀티플렉스(9)에 인가되도록 하며, 상기 멀티플렉스(9)의 출력 신호는 입력장치(8)를 거쳐 A/D변환기(3)에 인가한 것을 특징으로 하는 A/D변환기의 자기 진단 및 고장 검출회로.
KR2019890002491U 1989-03-04 1989-03-04 A/d 변환기의 자기진단 및 고장 검출회로 KR930005169Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890002491U KR930005169Y1 (ko) 1989-03-04 1989-03-04 A/d 변환기의 자기진단 및 고장 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890002491U KR930005169Y1 (ko) 1989-03-04 1989-03-04 A/d 변환기의 자기진단 및 고장 검출회로

Publications (2)

Publication Number Publication Date
KR900017912U KR900017912U (ko) 1990-10-05
KR930005169Y1 true KR930005169Y1 (ko) 1993-08-09

Family

ID=19284178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890002491U KR930005169Y1 (ko) 1989-03-04 1989-03-04 A/d 변환기의 자기진단 및 고장 검출회로

Country Status (1)

Country Link
KR (1) KR930005169Y1 (ko)

Also Published As

Publication number Publication date
KR900017912U (ko) 1990-10-05

Similar Documents

Publication Publication Date Title
US4414638A (en) Sampling network analyzer with stored correction of gain errors
US4718097A (en) Method and apparatus for determining the endpoints of a speech utterance
JPH0856160A (ja) Ａｄコンバータの異常検出装置
US4554662A (en) Input signal testing device for electronic copier
JP4633234B2 (ja) センサ機能の故障診断方法
KR930005169Y1 (ko) A/d 변환기의 자기진단 및 고장 검출회로
EP0663597A2 (en) Dual comparator trigger circuit with independent voltage level adjustment
JPH08247881A (ja) センサ診断機能付差圧・圧力伝送器
JPS6145280B2 (ko)
JP2001035335A (ja) リレー故障検出装置
JP2850618B2 (ja) リセット制御回路
JPH10103910A (ja) ポテンショメータによる変位検出回路
JPS57190212A (en) Device for detecting abnormality of measuring device
JPS5821281B2 (ja) 演算装置
JPS6020159A (ja) マルチプレクサの故障検出方法
JP2610824B2 (ja) ハイ・インピーダンス機能素子を備えた論理回路の測定装置
JP2685636B2 (ja) アナログ入力信号線の断線検出装置
JP2932863B2 (ja) 出力レベル設定回路
JP3292307B2 (ja) Ｉｃ試験装置
US6750670B2 (en) Integrated test circuit
JPH0514196A (ja) 自己診断機能付入力回路
US20110276311A1 (en) Method for testing functionality of an optical measuring device of a machine tool
JPH04242174A (ja) 検出装置の故障判別装置
KR930005444Y1 (ko) 전력제어루프의 안티로그 d/a 변환기
JPS6127040Y2 (ko)

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19890304

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 19910902

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19890304

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19930713

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19931013

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19940119

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19940119

UR1001 Payment of annual fee

Payment date: 19960730

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19970730

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19980722

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19990731

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20000726

Year of fee payment: 8

UR1001 Payment of annual fee

Payment date: 20000726

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee