Claims (9)
실리콘 기판(1)상에 제1산화막(2)과 완충막(3)과 질화막(4) 및 제2산화막(5)을 순차로 형성하는 제1공정과, 상기 실리콘 기판(1)까지 소자분리용 산화물을 형성하기 위한 패턴을 형성하는 제2공정과, 채널스톱을 위한 불순물을 주입하는 제3공정과, 상기 실리콘 기판(1) 부분에만 선택적으로 폴리실리콘막(7)을 용착한후 부분적으로 산화시켜 폴리산화막(8)을 형성하는 제4공정과, 상기 폴리산화막(8)을 상기 질화막(4)까지 에치백(etch back)하는 제5공정 및, 상기 질화막(4)과 상기 완충막(3)과 상기 제1산화막(2)을 차례로 제거하여 소자분리용 산화물(10)을 형성하는 제6공정을 포함하는 것을 특징으로 하는 반도체 소자의 분리방법.A first process of sequentially forming the first oxide film 2, the buffer film 3, the nitride film 4, and the second oxide film 5 on the silicon substrate 1, and separating the devices up to the silicon substrate 1 A second step of forming a pattern for forming a molten oxide, a third step of injecting impurities for channel stop, and a partial deposition of the polysilicon film 7 selectively on the silicon substrate 1 A fourth step of oxidizing to form the poly oxide film 8, a fifth step of etching back the poly oxide film 8 to the nitride film 4, the nitride film 4 and the buffer film ( 3) and a sixth step of sequentially removing the first oxide film (2) to form an oxide (10) for device isolation.
제1항에 있어서, 소자분리용 산화물을 형성하기 위한 패턴을 형성하는 상기 제2공정이 완료된 후 산화막을 용착하고 에치백하여 상기 패턴 측면에 스페이서(11)를 형성하는 공정을 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 분리방법.The method of claim 1, further comprising: forming a spacer 11 on the side surface of the pattern by welding and etching back the oxide film after the second process of forming the pattern for forming the device isolation oxide is completed. Separation method of a semiconductor device, characterized in that.
제1항에 있어서, 채널스톱을 위한 불순물을 주입하는 상기 제3공정이 완료된 후 소자분리를 위한 패턴 상에 산화막을 용착하고, 이어서 에치백을 실시하여 상기 패턴의 측면에 스페이서(11)를 형성하는 공정을 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 분리방법.The method of claim 1, wherein after the third step of injecting impurities for the channel stop is completed, an oxide film is deposited on the pattern for device isolation, and then etched back to form a spacer 11 on the side of the pattern. Separation method of a semiconductor device, characterized in that it further comprises a step.
제1항에 있어서, 상기 완충막(3)은 두께 50∼200㎜의 폴리실리콘으로 형성함을 특징으로 하는 반도체 소자의 분리방법.The method of claim 1, wherein the buffer film (3) is formed of polysilicon having a thickness of 50 to 200 mm.
제2항 또는 제3항에 있어서, 상기 스페이서(11)로서 산화물을 사용함을 특징으로 하는 반도체 소자의 분리방법.4. The method of claim 2 or 3, wherein an oxide is used as the spacer (11).
제2항 또는 제3항에 있어서, 상기 스페이서(11)로서 질화물을 사용함을 특징으로 하는 반도체 소자의 분리방법.4. The method of claim 2 or 3, wherein nitride is used as the spacer (11).
제2항 또는 제3항에 있어서. 상기 스페이서(11)로서 폴리실리콘을 사용함을 특징으로 하는 반도체 소자의 분리방법.The method of claim 2 or 3. Polysilicon is used as the spacer (11).
제1항에 있어서, 상기 질화막(3)상에 상기 제2산화막(4)을 용착하지 않고 소자분리용 산화물의 패턴을 형성함을 특징으로 하는 반도체 소자의 분리방법.2. The method of claim 1, wherein a pattern of oxide for element isolation is formed on the nitride film (3) without depositing the second oxide film (4).
제1항에 있어서, 소자분리용 산화물을 형성하기 위한 패턴형성의 제2공정에서 실리콘 기판(1)에도 패턴을 형성함을 특징으로 하는 반도체 소자의 분리방법.2. The method of claim 1, wherein a pattern is also formed on the silicon substrate (1) in the second step of pattern formation for forming an oxide for device isolation.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.