KR930004978B1 - 표면 장착형 전기 패키지 및 그 제조방법 - Google Patents

표면 장착형 전기 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR930004978B1
KR930004978B1 KR1019850009167A KR850009167A KR930004978B1 KR 930004978 B1 KR930004978 B1 KR 930004978B1 KR 1019850009167 A KR1019850009167 A KR 1019850009167A KR 850009167 A KR850009167 A KR 850009167A KR 930004978 B1 KR930004978 B1 KR 930004978B1
Authority
KR
South Korea
Prior art keywords
electrical
layer
electrical contact
contacts
thermal
Prior art date
Application number
KR1019850009167A
Other languages
English (en)
Other versions
KR860005570A (ko
Inventor
씨. 레이번 챨스
Original Assignee
일리노이 툴 워크스 인코포레이티드
토마스 더블유. 벅맨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일리노이 툴 워크스 인코포레이티드, 토마스 더블유. 벅맨 filed Critical 일리노이 툴 워크스 인코포레이티드
Publication of KR860005570A publication Critical patent/KR860005570A/ko
Application granted granted Critical
Publication of KR930004978B1 publication Critical patent/KR930004978B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12Protection against corrosion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Details Of Resistors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

내용 없음.

Description

표면 장착형 전기 패키지 및 그 제조방법
제1도는 전기 회로내에 리드없이 부착되도록 구성된 개개의 커패시터를 형성하기 위해 순차적으로 제조하기에 적당한 일정 길이의 용량성 구조물의 사시도.
제2도는 일정 길이의 용량성 구조물에 열 절연물을 부착한 양호한 실시예의 도시도.
제3도는 일정 길이의 용량성 구조물에 열 절연물을 부착한 다른 실시예의 도시도.
제4도는 일정 길이의 용량성 구조물에 열 절연물을 부착한 다른 제2의 실시예의 도시도.
제5도는 개개의 커패시터를 구분 짓기 위해 일정 길이의 용량성 구조물을 따라 형성된 전기적 접근 통로를 갖는 일정 길이의 용량성 구조물의 도시도.
제6도는 일정 길이의 용량성 구조물을 따라 전기적 통로를 형성하는 양호한 방법의 도시도.
제7도는 열 절연물에 부착되어 있고 전기적 접근 통로가 형성되어 있는 복수의 일정 길이의 용량성 구조물에 전기 접촉 패드를 부착하는 것을 나타낸 도면.
제8도는 열 절연물의 최종 부착전에, 전기 접촉 패드가 부착된 용량성 구조물로부터 형성된 개개의 커패시터의 도시도.
제9도는 제8도에 도시된 바와 같이, 전기 회로에 리드 없이 부착되도록 구성되는 완성된 커패시터를 형성하기 위해 개개의 커패시터에 열 전연물을 부착하는 것을 도시한 도면.
제10도는 전기 회로에서 리드없이 부착하여 사용되는 본 발명의 완성된 커패시터의 양호한 실시예의 부분 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 용량성 구조물 12 : 제1전기 접촉부
16 : 제2전기 접촉부 18 : 열 절연물
30 : 경계부분 32,34 : 전기적 접근 통로
40 : 회전축 42 : 고정체
50 : 분사 장치 52 : 분리기 스트립
53 : 용량성 장치 54,56 : 전기 접촉 패드
58,70: 커패시터 62 : 회로기판
64 : 접착물 66,68 : 회로소자
본 발명은 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스에 관한 것이다.
최근에 산업분야에서 표면에 장착된 전기 소자가 급속히 각광을 받고 있다. 1990년 쯤에는 모든 전기 및 전자 소자중의 거의 절반이 회로기판에 직접 표면 장착될 것으로 예상된다. 따라서, 이러한 전자 및 전기 소자에서의 리드선(lead wire)과 회로기판의 쓰루 홀(through hole)의 사용이 급격히 감소될 것이다.
현재, 세라믹 칩 커패시터(ceramc chip capacitor)는 가장 흔히 사용되는 표면 장착 커패시터인데, 왜냐하면, 이러한 세라믹 칩 커패시터는 회로기판에 소자를 부착하기 위해 리플로우(reflow) 또는 웨이브 소더링(wave soldering) 제조기술에 따르는 고온의 노출에도 견디기 때문이다. 유사한 용도에 대해서 세라믹칩 커패시터를 사용하는 것보다 이러한 고온 소더링 기술로부터 금속막을 열로부터 보호하기 위해 비용이 많이들고 크기가 커지기 때문에, 금속막 커패시터(metallized film capacitor) 및 박막 커패시터(film foil capacitor)는 표면 장착용으로는 거의 사용되어 있지 않는다.
예를들면, 폴리에스테르 막(polyester film)은 약 252℃에서 녹는다(melt), 그러나, 커패시터 같은 전자부품이 웨이브 소더링을 견디기 위해서는, 물리적 또는 전기적 성질이 열화되지 않고 260°C의 고온에서 10초 이상동안 견디어야만 한다.
커패시터 형태의 전기 소자를 리드없이 표면 장착 가능하도록 하는 한 방법은 막 커패시터부에 평판 리드(flat lead)를 부착하여 커패시터 어셈블리를 형성하고, 이 커패시터 어셈블리를 그 다음에 패키지로 근접하여 형성되어 전기적 연결을 위해 접근 가능하도록 하는 평판 리드를 갖는 성형 패키지(molded package)를 제공하기 위해 삽입 성형(insert molded)하는 것이다. 이러한 패키지는 용기에 넣어진(encased) 커패시터부를 충분히 보호하도록 웨이브 소더링 또는 다른 소더링 기술의 열 노출에 견딜 수 있게 되어 있다. 그러나, 이러한 패키지는 플라스틱 상자에 삽입되어 에폭시같은 물질로 그 상자에 봉입(seal)되어 있으며 회로에서의 전기적 연결을 위해 상기 에폭시 봉입된 상자의 내부로부터 뻗어나온 리드를 가진 상자형(box-type) 커패시터보다 훨씬 값이 비싸다. 따라서, 전술한 삽입 성형 패키지 평판 리드 구조물의 값이 매우 비싸기 때문에, 막 커패시터(즉, 금속막 및 박막 커패시터)는 생산 비용면에서의 경제성 때문에 표면 장착용 이용분야에 대해서는 막 커패시터를 사용치 않고 세라믹을 사용하기 때문에 불리하게 된다.
폴리에스테르 금속막 커패시터와 같은 막 커패시터는 많은 세라믹 형태의 커패시터보다 향상된 성능 특성을 나타내기 때문에, 이러한 경제상의 경향은 매우 유감스러운 문제가 아닐 수 없다. 보다 철저하게 엄격한 사양을 만족하면서 향상된 자기 회복(self healing) 특성 및 더 낮은 제조 단가의 더 높은 생산 수율(production yield)이 세라믹 커패시터보다 향상된 금속막 커패시터의 성능 특성중 두개에 해당된다.
회로 설계자가 금속막 커패시터를 표면 장착에 이용할 수 있도록 하는 것도 유익하지만, 종래기술 장치 및 방법으로 가능한 것보다 더 소형이고 더 적은 제조 단가가 경제적 측면에서 표면 장착 디바이스에 막 커패시터를 충분히 사용하도록 함으로써, 이러한 커패시터의 생산을 위해서 제조자가 그 공장을 설비하는 것이 타당하도록 하기 위해 필요하게 된다.
본 발명은 전기 회로에 리드없이 부착하도록 구성된 전기 디바이스(electrical device)이다. 본 발명의 양호한 실시예에 있어서, 전기 디바이스는 제1 및 제2전기 접촉부와, 커패시터의 모든 측면을 피복하는 적어도 한층의 전기 및 열 절연물과, 상기 적어도 한층의 열 절연물을 통하여 커패시터의 제1 및 제2전기 접촉부로의 전기적 접근을 제공하며 각각이 제1 및 제2전기 접촉부로의 열 전달을 제한하도록 구성되어 있는 복수의 접근 통로 및, 상기 접근 통로를 통하여 전기적 접촉이 되도록 하는 커패시터의 제1 및 제2전기 접촉부와 관련되어 있으며 상기 적어도 한층의 열 절연물이 없는 곳으로부터 접근가능한 제1 및 제2전기 접촉부에 대한 전기 접촉 면적을 증가시키기 위해 상기 각각의 접근 통로의 경계를 넘어서 채워져 뻗어있는 접촉 패드를 가지고 있는 용량성 디바이스(capacitve device)이다.
본 발명의 양호한 실시예에 있어서, 적어도 한층의 열 절연물은 적어도 하나의 열 절연 테이프 랩(wrap)으로 이루어져 있다. 다른 실시예에 있어서, 적어도 한층의 열 절연물은 상사 피복물질(conformal coating material)로 이루어져 있다.
적어도 한 층의 열 절연물이 커패시터 모든 측면을 피복하고 있지만, 본 발명의 양호한 실시예는 또한 전기 접촉 패드를 이루는 적어도 두개의 기층 물질을 포함하고 있다. 이들 기층중 제1기층(stratum)은 커패시터를 둘러싼 적어도 하나의 열 절연층에 인접하여 있으며 매우 높은 전기 전도성 및 적당한 열 절연물로 이루어져 있다. 또한, 제1기층에 인접하여 있으며 매우 높은 열 절연물 및 적당한 전기 전도물질의 적어도 제2기층이 있다.
본 발명의 양호한 실시예에 있어서, 게다가, 적어도 한층의 열 절연물 사이에 높은 용융열을 갖는 물질로 이루어져 있는 장벽층(barrier layer)이 있을 수 있다. 이러한 물질의 일예로는 미정질 왁스물질(microcrystalline wax material)이 주입된 다공성 페이퍼(porous paper)가 있다.
그러므로, 본 발명의 목적은 전기 회로내에 리드없이 부착되도록 구성되어 있으며, 고도의 자동화된 경제적인 공정으로 제조될 수 있으며 만족할만할 전기적 성능을 제공하는 전기 디바이스를 제공하는 것이다.
본 발명의 다른 목적은 전기 회로내에 리드없이 부착되도록 구성되어 있으며, 회로기판상에 장착될 때 회로기판상에서 적은 면적을 차지하도록 크기가 작은 전기 디바이스를 제공하는 것이다.
본 발명의 또 다른 목적은 전기적 또는 물리적 성질이 열화되지 않고 리플로우 또는 웨이브 소더링 같은 제조 공정의 열 노출을 견딜 수 있는, 전기 회로내에 리드없이 부착되도록 구성된 전기 디바이스를 제공하는 것이다.
본 발명의 다른 목적 및 특징은 아래의 명세서 및 청구범위에 명백해질 것이며, 그때 본 발명의 양호한 실시예를 도시한 첨부한 도면이 이해된다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
제1도에서, 전기 회로내에서 리드없이 부착하도록 구성된 개별 커패시터를 형성하기 위해 이하에서 상술되는 연속 공정에 적당한 일정 길이의 용량성 구조물(capacitive structure)(10)이 도시되어 있다. 상기 일정 길이의 용량성 구조물(10)은 복수의 평행한 용량성판(capacitive plate)(12), 제1전기 접촉부(electrical contact)(14) 및 제2전기 접촉부(16)를 구비한다.
제2도는 제1 및 제2전기 접촉부(14, 16)뿐만 아니라 용량성 구조물(10)의 상부(20) 및 하부(22)가 열 절연물(18)로 피복되도록 열 절연 테이프와 같은 열 절연물(18)을 일정 길이의 용량성 구조물(10)에 붙이는 양호한 실시예를 도시한 것이다.
이러한 본 발명을 쉽게 이해하기 위해서, 유사한 구성요소는 각종 도면에서 동일 참조번호로 나타내어진다. 본 발명의 이해를 증진시키기 위하여, 다소 차이가 있을지라도 유사한 구성요소는 첨자있는 유사 참조번호롤 나타내어진다.
제3도는 열 절연 테이프인 열 절연물(18a)이 상부(20), 하부(22)와, 제1 및 제2전기 접촉부(14 및 16)를 피복하도록 열 절연물(18a)을 일정길이의 용량성 구조물(10)에 붙이는 다른 실시예를 도시한 것이다.
제4도에서, 제3도에 도시한 것과 유사한 방법으로 열 절연물(18c)을 붙이는 또 다른 실시예에서의 일정 길이의 단면도가 도시되어 있다. 그러나, 제4도에서는 제3도에 도시된 바와 같이, 열 절연물(18c)이 맞대기 시임(butt seam)(24)에서 만나는 것이 아니라 일정 길이의 용량성 구조물의 상부(20)에서 중첩되게 하여 제1꼬리부(tail)(26)가 열 절연물(18c)의 제2꼬리부(28) 밑에 오도록 붙여져 있다.
열 절연물을 부착하기 위해 본 발명은 통상적인 다른 래핑(wrapping) 기술을 똑같이 사용할 수 있다.
제5도에 열 절연물(18)이 부착된 일정 길이의 용량성 구조물(10)이 도시되어 있다. 이하에서 상술되는 바와 같이, 일정 길이의 용량성 구조물(10)로부터 형성되는 개별 커패시터의 물리적 한계를 설정하는 경계부분(30)이 제5도에 일점쇄선으로 도시되어 있다. (도시되지 않은) 유사한 경계부분(30)이 일정 길이를 용량성 구조물(10)로부터 형성되는 복수의 커패시터를 구분 짓기(delineate) 위하여 일정길이의 용량성 구조물(10)을 따라 비슷한 간격으로 설정되어 있다. 열 절연층(18)을 통하여 일정 길이의 용량성 구조물(10)의 제1전기 접촉부(14)에 전기적 접근을 제공하는 복수의 전기적 접근 통로(electrical access passage)(32)가 상기 경계 부분(30)과 교대로 있게된다. 마찬가지로, 일정 길이의 용량성 구조물(10)의 맞은편 모서리위에, 열 절연층(18)을 통하여 일정 길이의 용량성 구조물(10)의 제2전기 접촉부(16)로 전기적 접근을 제공하는 복수의 전기적 접근 통로(34)가 형성되어 경계부분(30)과 교대로 있게 된다. 따라서, 일정 길이의 용량성 구조물(10)이 복수의 경계부분(30)을 따라 절단될때, 복수의 커패시터가 형성되며, 상기 각각의 커패시터는 전기적 접근 통로(32 및 34)가 형성되어 열 절연층(18)이 없는 곳으로부터 제1전기 접촉부(14) 및 제2전기 접촉부(16)에의 전기적 접근을 제공하고 있다.
제6도의 단면도는 일정 길이의 용량성 구조물(10)에 전기적 접근 통로(32 및 34)를 형성하는 양호한 방법을 도시한 것이다. 제6도에서, 톱(36)이 전기적 통로(34)를 형성하기에 바람직한 위치에서 일정 길이의 용량성 구조물(10)에 가해진다. 이 양호한 실시예에 있어서, 톱(36)은 회전축(40)에 대해 일정방향(38)로 회전하며, 전기적 접근 통로(34)는 열 절연층(18)을 절단하여, 제2전기 접촉부(16)를 파고 들어가서 일정 길이의 용량성 구조물(10)의 용량성판(12)에 조금 못미쳐 멈춤으로써 형성된다. 전기적 접근 통로(32 및 34)의 물리적 크기는 일정 길이의 용량성 구조물(10)의 제1 및 2전기 접촉부(14 및 16)에 전기적 통신을 자유롭게 할 수 있도록 설정되는 반면에, 이것을 통하여 열 절연층(18)이 없는 곳으로부터 열전달을 제한하도록 한다.
제5도 및 제6도에 관하여 기술된 바와 같은 전기적 접근 통로(32 및 34)가 형성된 후, 일정 길이의 용량성 구조물(10)을 경계부분(30)을 따라 절단하기 전에, 각 커패시터를 형성하기 위하여 다수의 일정 길이의 용량성 구조물(10)은 제7도에 도시된 바와 같이 고정체(42)에서 힘 “F”로 압축되고, 전기적 접촉 패드는 분사장치(50)로부터 전기 전도물질(48)을 분사함으로써 모서리(44 및 46)에 부착되며 상기 분사 장치(50)는 다수의 일정 길이의 구조물(10)의 모든 모서리(44 및 46)에 걸쳐 전기 전도물질(48)이 고르게 분포 되도록 움직 일 수 있다. 다수의 일정 길이의 용량성 구조물(10)은 전기 전도물질(48)의 도포를 종료함과 동시에 다수의 일정 길이의 용량성 구조물(10)을 쉽게 분리시키기 위해 고정체(42)내에서 보유되는 동안 분리기 스트립(separator strip) (52)으로 분리되어 있다.
제7도에 관해 전술된 바와 같이, 전기 전도물질(48)을 도포한 후, 제8도에 도시한 다수의 용량성 장치(capacitive unit) (53)를 형성하기 위하여(제5도에서 기술된)경계 부분(30)을 따라 일정 길이의 용량성 구조물(10)이 절단된다. 각 용량성 장치(53)의 용량성 판(capacitive plate) (12)이 노출되어 있음을 주목해야 한다. 게다가, 각 용량성 장치(53)는 제1전기 접촉부(14) 및 제2전기 접촉부(16)와 각각 관련된 전기 접촉 패드(54 및 56)를 그 위에 형성한다. 각각의 전기 접촉 패드(54 및 56)는 (제8도에는 도시되지 않은)그의 각 전기적 접촉 통로(32 및 34) 위의 영역까지 채워서 확장됨으로써 열 절연물층(18)이 없는 곳으로부터 접근가능한 제1전기 접촉부(14) 및 제2전기 접촉부(16)에 대한 전기 접촉 면적을 증가시킨다.
제9도에, 각 커패시터(58)의 제조의 최종 단계가 도시되어 있다. 양호한 실시예에서 열 절연 테이프로서 제9도에 도시된 열 절연물질(60)을 개별 커패시터(58)에 추가로 부착된다. 이러한 열 절연 테이프(60)는 (제9도에는 도시되지 않은) 용량성 판(12)을 피복하지만 전기 접촉 패드(54 및 56)를 노출시키는 용량성 장치(52)를 열로부터 보호하기 위해 부착된다.
따라서, 제10도에 도시된 바와 같이, 커패시터(58)는 회로기판(62)상의 회로소자(66 및 68)의 양단에서의 조작 및 공정을 적소에 접착물(64)에 의해 보유될 수 있다. 접착물(64)에 의해 회로기판(62)에 부착된 커패시터(58)를 갖는 회로기판(62)은 웨이브 소더링(wave soldering) 또는 리플로우 소더링(reflow soldering)과 같은 소더링 처리를 하여, 소더 물질(solder material)이 회로와 전기 접촉 패드(54) 및 회로소자(66)에 부착되어 회로 및 그 사이의 물리적 접합을 완성시키는 반면, 또한 전기 접촉 패드(56) 및 회로소자(68) 사이에 부착되어 전기적 및 물리적 접합을 제공한다.
전술된 바와 같은, 표면 탑재 부착(surface mounting application)은 특히 공업용으로 이용되는 것이 바람직하며, 이 특정 분야를 위해 본 발명이 고안되어 있다.
제11도에서, 본 발명의 양호한 실시예에 따른 한 완성된 커패시터의 부분 단면도가 도시되어 있다.
제11도의 완성된 커패시터(70)에 있어서, 다수의 평행 용량성 판(12) 및 제11도에서 노출된 제1전기 접촉부(14)는 전술된 바와 같은 제2도 내지 제4도에서와 유사하게 열 절연물(18)로 피복되어 있는 것을 알 수 있다.
전기적 접근 통로(32)는 제11도에서 확대 도시되어 전기적 접근 통로(32)내의 제1전기 접촉부(14)가 노출되어 용이하게 도시되어 있다.
제11도에 도시되어 있는 전기 접촉 패드(54)는 제1기층(stratum) 및 제2기층(74)로 이루어져 있다. 제1기층(72)은 열 절연물(18)에 인접하여 접착되며, 또 전기적 접근 통로(32)위의 영역까지 채워서 확장함으로써 전기적 접근 통로(32)를 통하여 열 절연물층(18)이 없는 곳으로부터 접근가능한 제1전기 접촉부(14)에 대한 전기 접촉 면적을 증가시킨다.
제7도에 관해 기술된 바와 같은 물질을 두번째 도포함으로써 만들어진 제2기층(74)는 제1기층(72)에 부착되어 있다.
제11도에 도시된 양호한 실시예에 있어서, 제1기층(72)은 매우 높은 전기 전도성물질 및 열 전도성 물질로 구성되어 있으며, 제2기층(74)은 적당한 전기 전도성 및 열 절연성의 특성을 가진 물질로 구성되어 있다.
제11도의 양호한 실시예에 있어서, 열 절연층(18)은 양호하게도 다공성 페이퍼(porous paper)로 구성되어 있으며, 상기 다공성 페이퍼는 이하에서 좀 더 상세히 기술되는 목적을 위해, 차후에 미정질 왁스물질(microcrystalline wax material)과 같은 높은 용융열을 갖는 물질을 처리되는 동안 주입되어진다. 제1횡단 열 절연층(transverse thermally insulative layer) (76)은 또한 차후의 처리동안 유사한 주입을 위해 다공성 페이퍼로 구성되어 있다. 제2횡단 열 절연층(78)은 양호하게도 열 절연 테이프 또는 열 절연 상사 피복물(conformal coating)로 구성되어 있다. 마찬가지로, 제3횡단 열 절연층(80)도 양호하게도 열 절연 테이프 또는 열 절연 상기 피복물로 구성되어 있다.
이하에서 상술되는 바와 같이, 커패시터의 처리동안 열 절연층(18 및 76)은 미정질 왁스물질과 높은 용융열을 갖는 물질이 주입되어지므로, 장벽층(barrier layer)을 구비하고 있다.
따라서, 열 절연층(78 및 80)은, 제8도 및 제9도에서 기술된 바와 같이, 용량성 장치(53)로의 열 흐름속도를 방해하기 위해 용량성 장치(53)에 대해 횡으로 랩(wrap)되어 있다. 열 흐름은 일반적으로 선형 관계로 주어진다.
즉,
Figure kpo00001
여기서, Q : 열량, t : 시간, K : 열 전도율(thermal conductivity coefficient), A : 열 흐름 방향에 대한 수직 단면적, d : 열 흐름 경로의 길이, T : 길이(d) 양단의 온도차, Q/t는 커패시터로 전도되는 전력(power)이다. 커패시터 크기를 되도록 작게하기 위해 막 두께(film thickness) (d)는 작아야 한다. 단면적 (A)는 커패시터 크기 및 형태로 결정된다. △T는 소더링 처리 온도로 결정된다. K는 이용된 물질에 따르는 상수이다.
전기적 접근 통로(32 및 34) (제5도)에서 작은 단면적(A)의 유지는 전술된 성형 관계로 A를 최소함으로써 열 전도경로(thermal conductive path)를 최소화하기 위한 것임을 알 수 있다.
웨이브 소더링과 같이, 회로 조립체가 고온으로 처리되는 동안 커패시터내로 전도된 열 전력(thermal power)을 제한하기 위해 열 전도를 단지 방해하기 보다는, 오히려 피복물에 대한 용융열에 관계되는 원리가 또한 본 발명의 양호한 실시예에 의해서 사용된다. 특히, 제11도의 장벽층(18 및 76)은 처리동안 높은 용융열을 갖는 미정질 왁스물질이 주입되는 다공성 페이퍼로 구성되어 있다.
따라서, 소더링 동작동안, 열이 열 절연층(78 및 80)을 통하여 장벽층(76 및 18)으로 전도될 수 있다. 높은 용융열을 가지만, 장벽층(76 및 18)에 주입된 미정질 왁스물질은 단시간 열 노출로 커패시터판(12)을 손상시키게 되는 온도 이하의 온도에서 고체에서 액체로 상태가 변한다. 예를들면, MYLAR
Figure kpo00002
(E.I. Dupont de Nomours의 등록상표) 폴리에스테르 막(polyester film)은 단시간 안전 온도(safe shorttime temperature)가 160℃이다. 상태 변화 물질(즉, 큰 용융열의 물질)은 그 녹는점까지 높아진 후, 그 온도는 더이상 오르지 않으면서, 이 물질이 상태를 변화시키기에 충분한 에너지를 흡수할때 까지 거의 일정하게 유지한다. 단위 질량당 상태 변화 물질을 녹이는데에 필요한 에너지량이 용융열(heat of fusion)이다. 그러므로 적은 질량의 물질은 녹는 점을 지나가기 위해서 열이 가해지기 때문에 높은 열용량(themal capacity)를 가지는 것으로 여겨진다.
예를들면, 한장의 1㎠ 및 .012㎝의 두께의 KAPTON
Figure kpo00003
(E.I. Dupont de Nemours의 등록상표)막을 25℃에서 160℃로 올리는데에 필요한 열은 다음과 같다 :
즉, 열=(열용량) (질량) (△T)
=(.261cal/gm-℃)×(.012㎤×1.42gms/㎤)×(135℃)
=.60 칼로리
미정질 왁스가 주입된 한장의 1㎠ 및 .012㎝ 두께의 50% 다공성 페이퍼를 25℃에서 160℃로 올리는 데에 필요한 열은 다음과 같다 :
즉, H1=페이퍼를 135℃로 올리기 위한 열
=(.65)[(.35)(.012)](135)
=.368 칼로리
주입 왁스의 두께가 주 매질(host medium)(다공성 페이퍼)의 절반 두께라고 가정하면 :
H2=왁스를 녹는점 85℃로 올리기 위한 열
=(.5)[(.93)(.006)](60)
=.167 칼로리
H3=왁스를 녹는점 160℃로 올리기 위한 열
=(.6)[(.74)(.006)](75)
=.199 칼로리
H4=왁스의 상태를 변화시키는 데에 필요한 열
=(.93)[.006)](48)
=.268 칼로리
총열량=1.002 칼로리
따라서, 왁스 페이퍼는 그 온도를 160℃로 올리기 위해 같은 두께의 KAPTON
Figure kpo00004
보다 더 많은 열을 필요로 한다. 열원 온도차가 각각의 두 실시예의 막의 양단과 같고, 동일 전략(Q/t)이 각 막을 통해 전달된다고 가정하면 :
Figure kpo00005
그러므로, 열 저항층(78 및 80)의 피복부와 용량성 장치(53) 사이에 삽입된 간단한 상태 변화계로 인해 용량성 장치(53)를 손상 온도로 올리는데에 요구된 시간이 크게 증가될 수 있게 된다.
본 발명에 의해 관찰된 미정질 왁스는 두개의 부가 잇점을 갖는다 : (1)용량성 장치 (53)전체를 통하여 주입될때, 공기 공극(air void) 및 형(form) 및 수분 장벽(moisture barrier)을 대신하며 ; (2) 상기 왁스는 전기 접촉 패드(54)를 코팅함으로서, 전기 접촉 패드(54)의 산화율을 감소시켜, 회로 조립체가 처리될시에 납땜력(solderability)을 향상시킨다.
전기 회로내에서 리드없이 부착하도록 구성된 다수의 축전기(70)를 형성하기 위해 일정 길이의 용량성 구조물(10)을 처리하는 방법은 일정 길이의 용량성 구조물(10)의 총 커패시턴스를 측정하는 단계 및, 일정 길이의 용량성 구조물(10)을 따라 다수의 경계부분(30)을 확인 및 표시하여 다수의 완성된 커패시터(70)의 각각에 대해 크기 한계를 정의하기 위한 단계를 포함한다. 그 다음에 적어도 한층의 열 및 전기 절연물(18)을 일정 길이의 용량성 구조물(10)에 부착하는데, 상기 층은 제1 및 2전기 접촉부(14 및 16)를 포함하여, 일정 길이의 용량성 구조물(10)의 적어도 대부분을 피복하게 된다. 그리고 나서 다수의 전기적 접근 수단(32 및 34)은 다수의 경계부분(30)에 대해서 교호 배치 형태(in alternately arranged patten)로 형성되며 ; 양호한 실시예에 있어서, 적당한 다수의 접근 수단(32 및 34)은 적어도 한 층의 열 및 전기 절연물(18)을 통하는 좁은 통로(passage)로 이루어져 있으며, 각각 제1전기 접촉부(14) 또는 제2전기 접촉부(16)를 노출시킨다.
다음으로, 전기 전도물질(48)이 일정 길이의 용량성 구조물(10)의 모서리(44 및 46)에 부착되어, 다수의 전기적 접근 수단(32 및 34)을 통하는 제1 및 제2전기 접촉부(14 및 16)를 갖는 확장된 전기 접촉 면적을 제공한다. 본 발명의 양호한 실시예에 있어서, 상기 방법은 전기 전도물질(48)의 제1도포와 열 및 전기 특성이 다른 전기 전도물질의 제2도포를 포함한다. 전기 전도물질(48)의 제1도포는 높은 전기 전도성 및 적당한 열 전도 특성을 갖는 물질로 이루어져 있다. 전기 전도물질(48)의 제2도포는 비교적 낮은 전기 전도성 및 높은 열 전도성을 갖는 물질로 이루어져 있다.
그 다음에, 일정 길이의 용량성 구조물(10)은 다수의 용량성 장치(53)를 형성하기 위해 각각의 다수의 경계 부분(30)에서 절단된다.
그 다음에 열 및 전기 절연물(60)의 적어도 하나의 부가층이 각 용량성 장치(53)에 부착되며, 상기 적어도 하나의 부가층(60)은 열 및 전기 절연물질(18)에 의해 앞서 피복되지 않은 각 용량성 장치(53)의 적어도 모든 부분을 피복하며, 또한 적어도 하나의 부가층은 각 전기 접촉 수단(54 및 56)의 적어도 일부를 노출시켜, 거기에 전기 접속을 할 수 있게 한다.
본 방법의 양호한 실시예에 있어서, 열 절연물(18)의 적어도 제1의 한 층은 장벽층을 구성한다. 이 장벽층(18)은 페이퍼와 같은 다공성 물질로 구성되어 있다. 또한, 본 방법의 양호한 실시에에 있어서, 열 및 전기 절연물의 제1부가층은 장벽층(76)으로 이루어져 있으며, 또한 페이퍼와 같은 다공성 물질로 구성되어 있다. 또한, 본 방법의 양호한 실시예에 따르면 제11도의 층(78 및 80)과 같은 열 및 전기 절연물의 적어도 하나의 부가층의 연속한 층을 부착하기 이전에, 용량성 장치(53)는 미정질 왁스와 같은 높은 용융열을 갖는 물질로 주입된다.
본 발명의 방법의 양호한 실시예에 있어서, 전기 및 열 절연물(18)의 층과 전지 및 열 절연물(60)의 부가층은 전기 및 열 절연 테이프로 구성되어 있다.
본 발명의 다른 실시예에 있어서, (제11도의 18 및 76과 같은)장벽층을 제외하고, 몇몇 또는 모든 전기 및 열 절연층과 부가의 전기 및 열 절연층은 접착 테이프보다는 오히려 상사 피복물로 구성될 수도 있다.
상세한 도면 및 주어진 특정예로 본 발명의 양호한 실시예를 기술하고 있지만 상기 도면 및 예는 단지 설명을 위한 것에 불과하며, 본 발명의 장치 및 방법은 상기한 상세한 설명 및 조건에 한정되지 않으며, 여러가지 변화가 첨주된 청구범위에 의해 정의된 본 발명의 정신으로부터 벗어남이 없이 이루어질수 있는 것을 이해해야 한다.

Claims (31)

  1. 복수의 접촉부를 갖는 전기 소자와, 상기 전기 소자를 피복하는 복수의 층의 열 절연물과, 상기 복수의 접촉부 각각에 관련되어 상기 복수의 접촉부 각각에 열적 접근을 방해하는 반면 전기적 접근을 제공하는 접근 수단(32)과, 상기 접근 수단 각각과 관련되어 상기 접근 수단 각각에 대한 전기 접촉 면적을 증가시키기 위한 개별 전기 전도성 수단(48)등을 구비하는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스.
  2. 제1항에 있어서, 상기 전기 소자는 금속막 커패시터이며, 상기 복수의 접촉부는 두개의 접촉부로 되어 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스.
  3. 제1항에 있어서, 상기 복수의 열 절연물 층은 상기 전기 디바이스에 인접하여 있고, 용융열을 갖는 물질로 이루어져 있는 제1층(18)을 포함하는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스.
  4. 제3항에 있어서, 상기 복수의 열 절연물 층은 또한 적어도 하나의 열절연 테이프를 포함하는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스.
  5. 제4항에 있어서, 상기 접근 수단은 상기 복수의 열 절연물 층을 횡단하는 좁은 통로로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스.
  6. 제5항에 있어서, 상기 전기 소자는 금속막 커패시터이며, 상기 복수의 접촉부는 두개의 접촉부로 되어 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 전기 디바이스.
  7. 복수의 개별 전기 접촉부를 갖는 전기 소자에 대한 패키지에 있어서, 상기 패키지는 상기 복수의 접촉부에 의해 전기 회로에 상기 소자의 리드없는 연결을 제공하며, 상기 패키지는 상기 소자의 주위에 내열성 물질의 제1랩(18)과, 상기 복수의 접촉부 각각에 관련된 적어도 하나의 좁은 접근 통로(32)와, 각각이 상기 복수의 접촉부중 관련 접촉부에의 자유로운 전기적 연결이 가능토록 구성된 상기 적어도 하나의 좁은 접근 통로를 통하여 상기 복수의 접촉부중 하나와 전기적 접촉을 하게 되는 상기 복수의 접촉부에 대응하며, 내열성 물질의 상기 제1랩에 부착된 복수의 전기전도물질의 개별 패턴(48) 및 상기 복수의 패턴에 의해 전기 회로에 상기 패키지의 전기적 연결을 용이하게 하기 위하여 상기 복수의 전기전도물질의 패턴이 적어도 부분적으로 마스킹되지 않도록 만드는 상기 소자 주위의 내열성 물질의 제2랩(60)을 구비하는 것을 특징으로 하는 복수의 개별 전지 접촉부를 갖는 전기 소자에 대한 패키지.
  8. 상부면 및 하부면, 제1단부 및 제2단부, 및 제1모서리 및 제2모서리를 갖는 금속막 커패시터를 구비하고, 상기 커패시터는 상기 제1모서리 및 상기 제2모서리위의 전기적 연결 수단과, 적어도 상기 상부면, 상기 하부면, 상기 제1모서리 및 상기 제2모서리를 피복하고 있는 열 및 전기 절연물의 제1랩(18)과, 상기 제1랩을 통하여 상기 전기적 연결 수단에 대한 개별 전기적 연결을 제공하며, 상기 제1랩을 통하여 상기 전기적 연결 수단에의 열 전달을 제한하도록 구성되어 있는 접근 수단(32) 및, 적어도 상기 제1단부 및 제2단부를 피복하고 있으며, 상기 접근 수단의 적어도 일부를 충분히 노출시켜 상기 인쇄 회로기판에 상기 접근 수단의 전기적 연결을 가능하게 하는 열 및 전기 절연물의 제2랩(60)을 가지고 있는 인쇄 회로기판에 표면 장착하도록 구성된 전기 디바이스.
  9. 제8항에 있어서, 상기 접근 수단은 상기 제1모서리 및 제2모서리의 각각의 상기 제1랩내에 상기 제1랩을 횡단하여 상기 전기적 연결 수단을 노출시키는 노치를 구비하며, 상기 접근 수단은 또한 상기 제1모서리 및 제2모서리의 상기 제1랩에 부착되어 상기 노치를 통하여 상기 전기적 연결 수단과 전기적 연결 관계에 있는 전기 전도물질을 구비하고 있으며, 상기 노치는 그것을 통한 열 전달은 제한하는 반면 그것을 통하여 무한정의 전기 전달을 할 수 있도록 되어 있는 것을 특징으로 하는 인쇄 회로기판에 표면 장착하도록 구성된 전기 디바이스.
  10. 제1층(18) 및 제2층(60)을 구비하며, 상기 제1층(18)은 열 절연 물질이고, 중간 패키지를 형성하기 위해 상기 전기소자에 정합되어 상기 전기 소자의 대부분을 피복하고 있으며, 상기 제1층이 없는 곳으로부터 상기 복수의 개별 전기 접촉부에의 전기적 접근을 제공하는 복수의 전기적 접근 수단(32)을 가지며, 상기 제2층(60)은 열 절연물질이고 상기 복수의 전기적 접근 수단 각각의 적어도 일부가 노출되도록 하는 반면 상기 제1층에 정합되어 상기 중간 패키지를 대부분 둘러싸고 있는 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  11. 제10항에 있어서, 상기 제1층은 열 절연 테이프로 구성되어 있는 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  12. 제10항에 있어서, 상기 제1층은 내열성 상사 피복물인 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  13. 제11항 또는 제12항에 있어서, 상기 복수의 전기적 접근 수단은 상기 제1층을 통하여 상기 복수의 전기 접촉부 각각으로의 적어도 하나의 좁은 통로로 이루어져 있는 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  14. 제13항에 있어서, 상기 복수의 전기적 접근 수단은 또한 상기 복수의 전기 접촉부의 전기 전달을 용이하게 하기 위해 상기 적어도 하나의 좁은 통로 각각에 관련된 전기 전도 패드 수단을 구비하며, 상기 전기 전도 패드의 각각은 상기 적어도 하나의 좁은 통로중 그것에 관련된 통로의 경계를 넘어서 채워져 뻗어 있는 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  15. 제14항에 있어서, 상기 전기 전도 패드의 각각의 상기 제1층에 인접한 높은 열 전도성 및 높은 전기 전도성 물질의 제1기층과, 상기 제1기층에 인접하여 있으며 적당한 전기 전도성 및 열 절연물의 제2기층으로 구성되어 있는 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  16. 제15항에 있어서, 상기 패키지는 또한 높은 용융열을 갖는 물질로 이루어져 있는 적어도 하나의 장벽층을 포함하는 것을 특징으로 하는 복수의 개별 전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  17. 제16항에 있어서, 상기 적어도 하나의 장벽층은 미정질 왁스물질이 주입된 다공성 페이퍼로 구성되어 있는 것을 특징으로 하는 복수의 개별전기 접촉부를 갖는 전기 소자를 열로부터 보호하기 위한 패키지.
  18. 제1전기 접촉부 및 제2전기 접촉부를 갖는 금속막 커패시터와, 상기 커패시터의 모든 면을 피복하는 전기 및 열 절연물의 적어도 하나의 층(18)과, 상기 적어도 하나의 층을 통하여 상기 제1전기 접촉부 및 상기 제2전기 접촉부에의 전기적 접근을 제공하며 각각이 상기 적어도 하나의 층을 통하여 상기 제1전기 접촉부 및 상기 제2전기 접촉부로의 열 전달을 제한하도록 구성되어 있는 복수의 접근 수단(32) 및 상기 적어도 하나의 층이 없는 곳으로부터 접근가능한 상기 제1전기 접촉부 및 제2전기 접촉부에 대한 전기적 접촉 면적을 증가시키기 위해 상기 복수의 접근 수단의 경계를 넘어서 채워져 뻗어 있으며 상기 복수의 접근 수단을 통하여 전기적 접촉을 이루기 위한 상기 제1전기 접촉부 및 상기 제2전기 접촉부와 관련된 개별 접촉 패드 수단(54, 56)을 구비하고 있는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  19. 제18항에 있어서, 상기 적어도 하나의 층은 적어도 하나의 테이프랩으로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  20. 제18항에 있어서, 상기 적어도 하나의 층은 열 절연 상사 피복 물질의 적어도 하나의 층으로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  21. 제19항 또는 제20항에 있어서, 상기 개별 접촉 수단은 상기 적어도 하나의 층에 인접한 매우 높은 열 전도성 및 전기 전도성 물질의 제1기층과, 상기 제1기층에 인접하여 있으며 적당한 전기 전도성 및 열절연물질의 제2기층으로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  22. 제21항에 있어서, 상기 복수의 접근 수단은 상기 적어도 하나의 층을 통하여 상기 제1전기 접촉부 및 상기 제2전기 접촉부로의 적어도 하나의 좁은 통로로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  23. 제22항에 있어서, 상기 적어도 하나의 층은 또한 높은 용융열을 갖는 물질로 이루어져 있는 적어도 하나의 장벽층을 구비하는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  24. 제23항에 있어서, 상기 적어도 하나의 장벽층은 미정질 왁스물질이 주입된 다공성 페이퍼 구성되어있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 용량성 장치.
  25. 상기 복수의 커패시터 각각에 대한 크기의 경계를 정의하도록 상기 일정길이의 용량성 구조물을 따라 복수의 경계부분을 표시하는 단계와, 상기 일정길이의 용량성 구조물의 적어도 대부분을 피복하는 적어도 하나의 열 및 전기 절연물층(18)을 상기 일정 길이의 용량성 구조물에 부착시키는 단계와, 상기 적어도 하나의 층을 통하여 상기 제1 및 제2전기 접촉 영역으로의 열적 접근을 제한하는 반면 전기적 접근을 제공하기 위해 상기 복수의 경계 부분에 교호 배치된 복수의 전기적 접근 수단(32)을 형성하는 단계와, 상기 복수의 접근 수단을 통하여 상기 제1 및 제2전기 접촉 영역에 확대된 전기 접촉 영역을 제공하도록 복수의 전기 접촉 수단(48)을 상기 일정 길이의 용량성 구조물에 설치하는 단계와, 상기 복수의 커패시터를 형성하기 위하여 상기 복수의 경계 부분(30)의 각각에서 상기 일정길이의 구조물을 설치하는 단계 및, 앞서 피복되어 있지 않은 상기 복수의 커패시터 각각의 적어도 모든 부분을 피복하며 상기 복수의 전기 접촉 수단 각각의 적어도 일부는 노출 상태로 두는 열 및 전기 절연물의 적어도 하나의 부가층을 상기 복수의 커패시터 각각에 부착시키는 단계로 이루어져 있는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시터를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조 방법.
  26. 제25항에 있어서, 상기 적어도 하나의 층은 적어도 하나의 테이프층으로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시터를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조방법.
  27. 제25항에 있어서, 상기 적어도 하나의 층은 적어도 하나의 층의 열 절연 상사 피복물로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시터를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조방법.
  28. 제26항 또는 제27항에 있어서, 상기 복수의 접근 수단의 각각은 상기 적어도 하나의 층을 통하여 상기 제1 및 제2전기 접촉 영역으로의 적어도 하나의 좁은 통로로 이루어져 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시터를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조방법.
  29. 제28항에 있어서, 상기 복수의 전기 접촉 수단의 각각은 상기 적어도 하나의 층에 인접한 매우 높은 열 전도성 및 전기 전도물질 제1기층과, 상기 제1층에 인접한 적당한 전기 전도성 및 열절연물의 제2기층을 구비하고 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시터를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조방법.
  30. 제29항에 있어서, 상기 적어도 하나의 층은 또한 높은 용융열을 가진 물질로 이루어진 적어도 하나의 장벽층을 구비하고 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시트를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조방법.
  31. 제30항에 있어서, 상기 적어도 하나의 장벽층은 미정질 왁스물질이 주입된 다공성 페이퍼 구성되어 있는 것을 특징으로 하는 전기 회로에 리드없이 부착되도록 구성된 복수의 커패시터를 형성하기 위하여 제1 및 제2전기 접촉 영역을 갖는 일정 길이의 용량성 구조물의 제조 방법.
KR1019850009167A 1984-12-07 1985-12-06 표면 장착형 전기 패키지 및 그 제조방법 KR930004978B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US679,331 1984-12-07
US06/679,331 US4580190A (en) 1984-12-07 1984-12-07 Surface mountable electrical package

Publications (2)

Publication Number Publication Date
KR860005570A KR860005570A (ko) 1986-07-23
KR930004978B1 true KR930004978B1 (ko) 1993-06-11

Family

ID=24726488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009167A KR930004978B1 (ko) 1984-12-07 1985-12-06 표면 장착형 전기 패키지 및 그 제조방법

Country Status (11)

Country Link
US (1) US4580190A (ko)
EP (1) EP0184439B1 (ko)
JP (1) JPS61166119A (ko)
KR (1) KR930004978B1 (ko)
BR (1) BR8506035A (ko)
CA (1) CA1265591A (ko)
DE (1) DE3575042D1 (ko)
FI (1) FI82564C (ko)
HK (1) HK99490A (ko)
IE (1) IE57554B1 (ko)
SG (1) SG79590G (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU695731B2 (en) 1995-06-21 1998-08-20 Illinois Tool Works Inc. Infrared shield for capacitors
US5912796A (en) * 1996-11-15 1999-06-15 Illinois Tool Works, Inc. Metallized film capacitor and manufacturing process
WO2005059932A1 (de) * 2003-12-18 2005-06-30 Siemens Aktiengesellschaft Kondensator mit veränderbarer kapazität, verfahren zum herstellen des kondensators und verwendung des kondensators

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1497449A (en) * 1917-10-16 1924-06-10 Westinghouse Electric & Mfg Co Molded condenser
US1891080A (en) * 1928-12-26 1932-12-13 Harold I Danziger Electrical condenser and method of making same
US2183550A (en) * 1931-07-24 1939-12-19 Tobe Deutschmann Corp Electrical condenser
US2731706A (en) * 1950-12-13 1956-01-24 Hunt Capacitors Ltd A Manufacture of capacitors
US2935669A (en) * 1954-10-14 1960-05-03 Cornell Dubilier Electric Encapsulated mica capacitor
US2919483A (en) * 1955-03-21 1960-01-05 Clevite Corp Method of forming ceramic capacitors
US3034198A (en) * 1957-09-24 1962-05-15 Illinois Tool Works Electronic assembly
US3021589A (en) * 1958-06-05 1962-02-20 Vitramon Inc Methods for installing terminal leads in composite electrical components and resulting products
US3271221A (en) * 1961-06-22 1966-09-06 Cornell Dubilier Electric Method of making an electrical condenser
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US3654532A (en) * 1970-05-25 1972-04-04 Illinois Tool Works Multilayer plastic chip capacitor
JPS5939921B2 (ja) * 1976-02-02 1984-09-27 セイコーインスツルメンツ株式会社 厚みすべり結晶振動子
DE2646491A1 (de) * 1976-10-14 1978-04-20 Siemens Ag Verfahren zum herstellen einer umhuellung fuer elektrische stapel- bzw. schichtkondensatoren
JPS5939921U (ja) * 1982-09-06 1984-03-14 日立コンデンサ株式会社 チツプ型フイルムコンデンサ
JPS59131134U (ja) * 1983-02-22 1984-09-03 日通工株式会社 チツプ型フイルムコンデンサ
DE3320257A1 (de) * 1983-02-28 1984-08-30 Wolfgang Dipl.-Ing. 6800 Mannheim Westermann Kunststoffolien-wickelkondensator
JPS59197120A (ja) * 1983-04-22 1984-11-08 日本電気株式会社 微小フイルムコンデンサ
US4516187A (en) * 1983-07-13 1985-05-07 Electronic Concepts, Inc. Outer wrapping and planar terminations for a metallized wound capacitor and method therefor

Also Published As

Publication number Publication date
US4580190A (en) 1986-04-01
FI82564C (fi) 1991-03-11
IE853085L (en) 1986-06-07
FI854810A (fi) 1986-06-08
CA1265591A (en) 1990-02-06
EP0184439B1 (en) 1989-12-27
FI82564B (fi) 1990-11-30
IE57554B1 (en) 1992-12-16
SG79590G (en) 1990-11-23
DE3575042D1 (de) 1990-02-01
FI854810A0 (fi) 1985-12-04
KR860005570A (ko) 1986-07-23
HK99490A (en) 1990-12-07
JPH0380332B2 (ko) 1991-12-24
EP0184439A3 (en) 1987-02-04
EP0184439A2 (en) 1986-06-11
BR8506035A (pt) 1986-08-19
JPS61166119A (ja) 1986-07-26

Similar Documents

Publication Publication Date Title
US6462284B1 (en) Semiconductor device and method of manufacture thereof
US4617609A (en) Electric capacitor in the form of a chip component and method for manufacturing same
US6040755A (en) Chip thermistors and methods of making same
US5351026A (en) Thermistor as electronic part
US4578737A (en) Synthetic resin film wound capacitor
US3912852A (en) Thin-film electrical circuit lead connection arrangement
KR840009177A (ko) 집적회로모듈 및 그 제조방법
JP2010093258A (ja) セラミックチップアセンブリ
EP0180438B1 (en) Outer wrapping for a metallized wound capacitor
US5197804A (en) Resistance temperature sensor
KR930004978B1 (ko) 표면 장착형 전기 패키지 및 그 제조방법
EP0186818B1 (en) Chip to pin interconnect method
JPH0160930B2 (ko)
JPS59197120A (ja) 微小フイルムコンデンサ
JP3428075B2 (ja) ハイブリッド集積回路装置の構造
US3365536A (en) Circuit module
JP2508243Y2 (ja) 混成集積回路装置
JPH0241856Y2 (ko)
JPH0353481Y2 (ko)
WO2000004560A9 (en) Surface mounted thermistor device
JPH07273460A (ja) 多層プリント配線板
JPH05114618A (ja) 半導体装置の製造方法
JPS6196793A (ja) チツプ電子部品実装回路装置
JPS6055693A (ja) チップ部品取付け構体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee