KR930003687Y1 - Sync-signal selecting circuit of analog monitor - Google Patents
Sync-signal selecting circuit of analog monitor Download PDFInfo
- Publication number
- KR930003687Y1 KR930003687Y1 KR2019900010814U KR900010814U KR930003687Y1 KR 930003687 Y1 KR930003687 Y1 KR 930003687Y1 KR 2019900010814 U KR2019900010814 U KR 2019900010814U KR 900010814 U KR900010814 U KR 900010814U KR 930003687 Y1 KR930003687 Y1 KR 930003687Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- exclusive
- synchronizing signal
- unit
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Abstract
내용 없음.No content.
Description
제1도는 종래의 아나로그 모니터의 동기신호 절환회로의 블럭도.1 is a block diagram of a synchronization signal switching circuit of a conventional analog monitor.
제2도는 이 고안에 따른 아나로그 모니터의 동기신호 절환신호.2 is a synchronization signal switching signal of the analog monitor according to the present invention.
제3도는 이 고안에 따른 아나로그 모니터의 동기신호 절환회로의 주요부분 파형도이다.3 is a waveform diagram of the main part of the synchronization signal switching circuit of the analog monitor according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 스위칭부 20 : 반전부10: switching unit 20: inverting unit
30 : 동기신호 합성부 40 : 동기신호 반전부30: synchronization signal synthesizing unit 40: synchronization signal inversion unit
50 : 조합부 BF : 버퍼50: combination part BF: buffer
R1~R11 : 저항 Q1 : 트랜지스터R1 to R11: Resistor Q1: Transistor
C1~C3 : 콘덴서 EX-OR1~EX-OR3 : 배타적 오아게이트C1 ~ C3: Capacitor EX-OR1 ~ EX-OR3: Exclusive Oagate
이 고안은 로우 그래이드 아나로그 모니터(Low Grade Analog Monitor)에 관한 것으로, 더욱 상세하게는 다양한 모드로 입력되는 수직, 수평동기 신호를 자동적으로 단일 모드의 수직, 수평 동기신호화 할수 있는 아나로그 모니터의 동기신호 절환회로에 관한 것이다.The present invention relates to a low grade analog monitor. More specifically, an analog monitor capable of automatically converting vertical and horizontal synchronous signals input in various modes into a single mode of vertical and horizontal synchronous signals. A synchronization signal switching circuit of.
로우 그래이드 아나로그 모니터의 경우 수직 동기신호 및 수평 동기신호가 서로 분리도어 입력되는 세퍼레이트(Seperate)방식 및 수평 동기신호와 수직 동기신호가 서로 혼합되어 입력되는 콤포지트(composite)방식이 있으며, 이러한 앙방식은 또한 동기신호의 극성이 포지티브인 경우와 네가티브의 경우로 구별할 수 있다. 이를 정리하면,The low grade analog monitor has a separate method in which the vertical sync signal and the horizontal sync signal are separated from each other, and a composite method in which the horizontal sync signal and the vertical sync signal are mixed and input. The method can also be divided into a case where the polarity of the sync signal is positive and a case where it is negative. In summary,
으로 이루어진다.Is done.
이와 같이 그래이드 아나로그 모니터는 동기신호의 모드가 다양하게 출력됨으로 이러한 동기신호들을 하나의 모드로 통일시켜 주여야 할 필요가 있게 된다.Thus, the grade analog monitor needs to unify these sync signals into one mode because the sync signal modes are output in various ways.
종래의 아나로그 모니터의 동기신호 절환회로는 제1도와 같이 구성되는 것으로, 단자(A),(B),(C),(D)를 통하여 인가되는 세퍼레이트 방식 또는 포지티브 방식의 동기신호는 기계적으로 구성되어 사용자의 조작에 따라, 인가되는 신호는 기계적으로 구성되어 사용자의 조작에 따라, 인가되는 신호를 취사 선택하여 단자(01),(02)를 통하여 출력하는 스위칭부(10)에 인가되도록 하였다.The synchronization signal switching circuit of the conventional analog monitor is configured as shown in FIG. 1, and the separation or positive type synchronization signal applied through the terminals (A), (B), (C), and (D) is mechanically According to the user's operation, the applied signal is mechanically configured to be applied to the switching unit 10 which selects the applied signal and outputs it through the terminals 01 and 02 according to the user's operation. .
그리고 상기 스위칭부(10)의 단자(01)출력은 입력되는 신호의 극성을 반전시켜 출력하는 반전부(20)에 인가되고, 상기 반전부(20)의 출력 및 상기 스위칭부(10)의 단자(02)의 단자(02) 출력은 버퍼(BF)에서 파형이 정형되어 출력하도록 이루어진다.The output of the terminal 01 of the switching unit 10 is applied to the inverting unit 20 which inverts and outputs the polarity of the input signal, and the output of the inverting unit 20 and the terminal of the switching unit 10. The output of the terminal 02 of (02) is made so that the waveform is shaped and output from the buffer BF.
이렇게 이루어진 종래의 아날로그 모니터의 동기신호 절환회로는 스위칭부(10)의 단자(A),(B),(C),(D)를 통하여 입력되는 등기신호의 극성의 반전이 필요없는 동기신호는 단자(02)를 통하여 상기 버퍼(BF)에 인가되도록 상기 스위칭부(10)의 스위치를 조작한다.The synchronization signal switching circuit of the conventional analog monitor configured as described above has a synchronization signal that does not require inversion of the polarity of the registration signal input through the terminals (A), (B), (C), and (D) of the switching unit 10. The switch of the switching unit 10 is operated to be applied to the buffer BF through the terminal 02.
따라서, 극성의 반전이 필요한 동기신호는 스위칭부(10)에서 선택되어, 반전부(20)에 인가되므로, 동기신호의 극성은 반전되어 버퍼(BF)에 인가되며, 극성이 반전이 필요없는 동기신회는 스위칭부(10)를 통하여 버퍼(BF)에 인가되므로, 상기 버퍼(BF)는 항상 일정한 극성을 갖는 동기신호를 출력하는 것이었다.Therefore, since the synchronization signal requiring the inversion of the polarity is selected by the switching unit 10 and applied to the inversion unit 20, the polarity of the synchronization signal is inverted and applied to the buffer BF, and the polarity does not require inversion. Since the new signal is applied to the buffer BF through the switching unit 10, the buffer BF always outputs a synchronization signal having a constant polarity.
그러나 이와같은 종래의 아나로그 모니터의 동기신호 절환회로는 사용자가 입력되는 동기 신호의 극성을 판단하여, 스위칭부를 조작하여야 하므로 불편한 점이 있으며, 상기 스위칭부를 구성하는 부품 및 이에 부수적인 회로가 복잡하여 소형 경량화 할수 없는 문제점이 있었다.However, the conventional synchronization signal switching circuit of the analog monitor is inconvenient because the user must determine the polarity of the input synchronization signal, and operate the switching unit, and the components constituting the switching unit and the accompanying circuit is complicated and small There was a problem that can not be lightweight.
이 고안은 이러한 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 입력되는 동기신호들을 조합하여 자동적으로 일정한 극성으로 절환되도록 하는 아나로그 모니터의 동기신호 절환회로를 제공하는데 있다.The present invention aims to solve this problem, and an object of the present invention is to provide a synchronization signal switching circuit of an analog monitor which automatically switches to a constant polarity by combining input synchronization signals.
이러한 목적을 달성하기 위한 이 고안에 따른 아나로그 모니터의 동기신호 절환회로의 특징은, 수직 동기 신호 입력단과 수평 동기 신호 입력단이 공통으로 접속되어 인가되는 수직 동기신호 및 수평 동기신호를 합성하는 동기신호 합성부와, 상기 동기신호 합성부에 연결되어 상기 동기신호 합성부에서 합성된 동기신호의 극성을 반전 및 증폭시켜 출력하는 트랜지스터가 구비된 동기신호 반전부와, 상기 동기신호 반전부에 연결되어 상기 동기신호 반전부와, 상기 동기신호 반전부에 연결되어 상기 동기신호 반전부에서 반전된 동기신호의 극성이 항상 일정하게 유지되도록 조합하는 조합부로 구성되는데 있다.A feature of the analog signal synchronization circuit of the analog monitor according to the present invention for achieving this object is a synchronizing signal for synthesizing a vertical synchronizing signal and a horizontal synchronizing signal to which a vertical synchronizing signal input terminal and a horizontal synchronizing signal input terminal are commonly connected. A synchronizing signal inversion unit including a synthesizing unit, a transistor connected to the synchronizing signal synthesizing unit and inverting and amplifying the polarity of the synchronizing signal synthesized in the synchronizing signal synthesizing unit; And a combination unit coupled to the synchronization signal inversion unit and coupled to the synchronization signal inversion unit so that the polarity of the synchronization signal inverted in the synchronization signal inversion unit is always kept constant.
이하, 이 고안에 따른 아나로그 모니터의 동기 신호 절환회로의 바람직한 실시예를 첨부한 도면에 따라 상세히 설명한다.Hereinafter, a preferred embodiment of a synchronous signal switching circuit of an analog monitor according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 고안에 따른 아나로그 모니터의 동기신호 절환회로로서, 동기신호 합성부(30), 동기신호 반전부(40) 및 조합부(50)로 이루어진다.2 is a synchronous signal switching circuit of the analog monitor according to the present invention, and includes a synchronous signal synthesizing unit 30, a synchronous signal inverting unit 40, and a combination unit 50. As shown in FIG.
이를 더욱 구체적으로 설명하면 인가되는 수직 동기신호(V) 및 수평 동기신호(H)를 합성하는 동기신호 합성부(30)는 병렬로 연결된 저항(R1),(R2)에 인가하여, 동기신호가 합성되도록 하고, 상기 저항(R1),(R2)에 노이즈 제거용 콘덴서(C1)를 연결하여 이루어진다.In more detail, the synchronizing signal synthesizing unit 30 for synthesizing the applied vertical synchronizing signal V and the horizontal synchronizing signal H is applied to the resistors R1 and R2 connected in parallel, so that the synchronizing signal is It is made by combining, and the noise removing capacitor (C1) is connected to the resistor (R1), (R2).
그리고, 상기 동기신호 합성부(30)에 연결되어, 상기 동기신호 합성부(30)에서 합성된 동기신호를 반전시키는 동기신호 반전부(40)는, 상기 동기신호 합성부(30)에 직류 제거용 콘덴서(C2)를 연결하고, 동기신호 반전부(40)에 인가되는 동기신호가 상기 트랜지스터(Q1)의 콜렉터측에서 반전되어 출력되도록 이루어진다.The sync signal inverting unit 40 connected to the sync signal synthesizing unit 30 and inverting the synchronizing signal synthesized in the synchronizing signal synthesizing unit 30 removes a direct current from the synchronizing signal synthesizing unit 30. The condenser C2 is connected, and the synchronization signal applied to the synchronization signal inversion unit 40 is inverted at the collector side of the transistor Q1 and output.
그리고, 상기 동기신호 반전부(40)에 연결되어 반전된 동기신호를 조합하는 조합부(50)는 상기 동기신호 반전부(40)에 구성되는 트랜지스터(Q1)의 콜렉터측 그라운드 전압이 배타적 오아게이트(EX-OR1)에서 조합되도록 이루어진다.In addition, the combination unit 50, which is connected to the synchronization signal inversion unit 40 and combines the inverted synchronization signals, has an exclusive oragate at the collector side ground voltage of the transistor Q1 configured in the synchronization signal inversion unit 40. To be combined at (EX-OR1).
그리고, 조합부(50)는 상기 배타적 오아게이트(EX-OR1)를 충방전용 콘덴서(C3) 및 배타적 오아게이트(EX-OR2)에 연결하여, 상기 배타적 오아게이트(EX-OR3)는 상기 배타적 오아게이트(EX-OR1)의 출력 및 상기 콘덴서(C3)의 출력을 조합하도록 이루어진다.In addition, the combination unit 50 connects the exclusive oragate EX-OR1 to the charge / discharge capacitor C3 and the exclusive oragate EX-OR2, and the exclusive oragate EX-OR3 is the exclusive ora. The output of the gate EX-OR1 and the output of the capacitor C3 are combined.
그리고, 조합부(50)는 상기 배타적 오아게이트(EX-OR2)의 출력 및 전원전압(B+)이 배타적 오아게이트(EX-OR3)에서 조합되도록 이루어진다.In addition, the combination unit 50 is configured such that the output of the exclusive or gate EX-OR2 and the power supply voltage B + are combined in the exclusive or gate EX-OR3.
이때, 상기 배타적 오아게이트(EX-OR3)에 인가되는 전원전압은 사용자의 편이에 따라, 부전압이 인가되도록 이루어질 수 있다.In this case, the power supply voltage applied to the exclusive o-gate EX-OR3 may be configured such that a negative voltage is applied according to the user's convenience.
이렇게 이루어진 이 고안에 따른 아나로그 모니터의 동기신호 절환회로에 입력되는 동기신호의 모드는 세퍼레이트 방식과, 콤포지트 방식이 있으며, 이 양방식은 동기신호의 포지티브 방식, 네가티브 방식으로 구별되므로 이에따라 설명한다.The synchronization signal input to the synchronization signal switching circuit of the analog monitor according to the present invention is composed of a separate method and a composite method, and both methods are classified according to the positive method and the negative method of the synchronization signal.
첫째, 수평 동기신호(H)와, 수직 동기신호(V)가 분리되어 인가되는 세퍼레이트 방식중, 동기신호의 극성이 네가티브인 경우를 보면 제3도의 펄스(P1),(P2)와 같이 네가티브인 수평 동기신호(H) 및 수직 동기신호(V)가 저항(R1),(R2)을 통하여 입력되면, 이러한 수평 동기신호(H) 및 수직 동기신호(V)는 접점(A)에서 복합되어 펄스(P3)와같은 네가티브의 콤포지트 신호가 형성된다.First, in the case of a separate method in which the horizontal synchronizing signal H and the vertical synchronizing signal V are applied separately, the polarity of the synchronizing signal is negative, as in the pulses P1 and P2 of FIG. When the horizontal synchronizing signal H and the vertical synchronizing signal V are input through the resistors R1 and R2, the horizontal synchronizing signal H and the vertical synchronizing signal V are combined at the contact point A and pulsed. A negative composite signal such as (P3) is formed.
이러한 동기신호의 합성신호인 펄스(P3)는 콘덴서(C1)에 의하여 잡음이 제거된후, 직류 제거용 콘덴서(C2)에서 직류 전압이 커플링되어 스위칭용 트랜지스터(Q1)에 인가된다.After the noise is removed by the condenser C1, the pulse P3, which is a synthesized signal of the synchronizing signal, is coupled to the switching transistor Q1 by a direct current voltage coupled to the direct current removing capacitor C2.
이때, 상기 펄스(P3)는 네가티브 상태의 합성 동기신호이므로 상기 트랜지스터(Q1)의 콜렉터측 접점(B)은 펄스(P4)와 같이 상기 펄스(P3)가 반전되고, 증폭된 포지티브 동기신호가 출력된다.At this time, since the pulse P3 is a negative synchronizing signal, the collector-side contact B of the transistor Q1 is inverted like the pulse P4, and the amplified positive sync signal is output. do.
그리고, 상기 접점(B)에서 출력되는 포지티브 동기신호인 펄스(P4)는 배타적 오아게이트(EX-OR1)에 인가되나, 상기 배타적 오아게이트(EX-OR1)의 한쪽 입력단은 그라운드에 접지되어 있으므로 상기 배타적 오아게이트(EX-OR1)은 접점(C)에 접점(B)과 동일한 포지티브 상태의 동기신호인 펄스(P5)를 출력한다.The pulse P4, which is a positive synchronization signal output from the contact point B, is applied to the exclusive oragate EX-OR1, but one input terminal of the exclusive oragate EX-OR1 is grounded to ground. The exclusive ogate EX-OR1 outputs a pulse P5, which is a synchronization signal in the same positive state as the contact B, to the contact C.
그리고, 상기 배타적 오아게이트(EX-OR1)에서 출력된 포지티브의 동기신호인 펄스(P5)는 배타적 오아게이트(EX-OR2)의 한쪽 입력단에 입력되고, 상기 배타적 오아게이트(EX-OR2)의 다른 입력단은 접점(F)에 형성되는 전위를 입력하게 된다.In addition, a pulse P5 which is a positive synchronization signal output from the exclusive oragate EX-OR1 is input to one input terminal of the exclusive oragate EX-OR2 and the other of the exclusive oragate EX-OR2. The input terminal inputs a potential formed at the contact point F.
이때, 상기 접(F)은 상기 배타적 오아게이트(EX-OR1)에서 출력되는 동기신호와 포지티브인 관계로 콘덴서(C3)가 하이레벨을 충전시킬 수 있는 펄스폭이 지극히 작고, 로우레벨인 그라운드 전위폭이 크기 때문에 로우레벨 상태가 된다.At this time, the contact F is positively related to the synchronization signal output from the exclusive OR gate EX-OR1, so that the pulse width at which the capacitor C3 can charge the high level is extremely small and the ground potential is low level. Because of the large width, it is in a low level state.
따라서, 상기 배타적 오아게이트(EX-OR2)는 접점(D)에 포지티브인 동기신호 펄스(P6)를 출력한다.Accordingly, the exclusive ogate EX-OR2 outputs a positive sync signal pulse P6 to the contact D. FIG.
그리고, 이러한 포지티브 동기신호 펄스(P6)는 배타적 오아게이트(EX-OR3)의 한쪽 입력단에 인가되며, 상기 배타적 오아게이트(EX-OR3)의 또다른 입력단에는 하이레벨인 전원(B+)이 인가되므로, 상기 배타적 오아게이트(EX-OR3)는 상기 접점(D)에 형성된 포지티브 동기신호를 반전시켜 네가티브의 동기신호 펄스(P7)를 접점(P7)를 접점(E)에 출력하게 된다.The positive synchronizing signal pulse P6 is applied to one input terminal of the exclusive oragate EX-OR3, and a high level power source B + is applied to another input terminal of the exclusive oragate EX-OR3. The exclusive OR gate EX-OR3 inverts the positive sync signal formed at the contact point D to output a negative sync signal pulse P7 to the contact point P7.
이때, 배타적 오아게이트(EX-OR3)의 출력을 인가받는 직접회로(IC)가 동기신호의 극성이 포지티브일때 동작하느냐, 네가티브일때 동작하느냐는 직접회로의 스펙(Spec)에 의하여 결정되며, 상기 접점(E)에 형성되는 동기신호의 극성은 상기 배타적 오아게이트(EX-OR3)의 한쪽 입력단에 연결되는 저항(R8)을 전원(B+)에 연결하느냐, 아니면 그라운드에 연결하느냐에 의하여 결정된다.In this case, whether the integrated circuit IC receiving the output of the exclusive OG gate EX-OR3 operates when the polarity of the synchronization signal is positive or negative is determined by the specification of the integrated circuit. The polarity of the synchronization signal formed at (E) is determined by connecting the resistor R8 connected to one input terminal of the exclusive ogate EX-OR3 to the power source B + or to ground.
즉, 제2도의 회로에서 상기 저항(R8)을 그라운드에 연결하면, 상기 배타적 오아게이트(EX-OR3)는 접점(E)에 포지티브인 동기신호를 출력하게 된다.That is, when the resistor R8 is connected to the ground in the circuit of FIG. 2, the exclusive ogate EX-OR3 outputs a positive synchronization signal to the contact E. FIG.
그리고 세퍼레이트 방식에서 동기신호가 포지티브 상태로 인가되는 경우를 보면 다음과 같다.In the separate method, the synchronization signal is applied in the positive state as follows.
즉, 제3도의 펄스(P1′),(P2′)와 같이 하이레벨의 수직 동기신호(V) 및 수평동기 신호(H)가 저항 (R1),(R2)을 통하여 입력되면, 이러한 수평 동기신호(H) 및 수직 동기신호(V)는 접점(A)에서 복합되어 하나의 콤포지트화된 포지티브 극성의 동기신호인 펄스(P3′)가 형성된다.That is, when the high level vertical synchronizing signal V and the horizontal synchronizing signal H are input through the resistors R1 and R2 as shown in the pulses P1 'and P2' of FIG. The signal H and the vertical synchronizing signal V are combined at the contact point A to form a pulse P3 ', which is a synchronizing signal of one composited positive polarity.
그리고, 이러한 포지티브 극성의 동기신호 펄스(P3′)는 잡음 제거용 콘덴서(C1)에서 잡음이 제거된후, 동기신호 반진부(40)의 커플링용 콘덴서(C2)에서 직류전압이 커플링되어 상기 동기 신호 반전부(40)의 트랜지스터(Q1)의 베이스축에 인가된다.In addition, after the noise is removed from the noise removing capacitor C1, the synchronizing signal pulse P3 'of the positive polarity is coupled with a DC voltage by the coupling capacitor C2 of the synchronization signal resonator 40. It is applied to the base axis of the transistor Q1 of the synchronous signal inversion unit 40.
이때, 상기 펄스(P3′)는 포지티브 상태의 합성 동기신호이므로, 상기 동기 신호 반전부(40)의 트랜지스터(Q1)는 구동되어, 콜렉터측 접점(B)는 펄스(P4′)와 같이 상기 펄스(P3′)가 반진 증폭된 네가티브의 동기신호를 출력한다.At this time, since the pulse P3 'is a positive synchronizing signal in a positive state, the transistor Q1 of the sync signal inversion unit 40 is driven, and the collector side contact B is the pulse like the pulse P4'. P3 'outputs the negatively amplified negative synchronization signal.
그리고, 상기 접점(B)에 형성되는 네가티브인 동기신호 펄스(P4′)가 배타적 오아게이트(EX-OR1)에 인가되나, 상기 배타적 오아게이트(EX-OR1)의 한쪽 입력단은 그라운드 상태이므로 상기 배타적 오아게이트(EX-OR1)는 접점(C)에 상기 펄스(P4′)와 같은 네가티브의 동기신호 펄스(P5′)를 출력한다.In addition, the negative sync signal pulse P4 ′ formed at the contact point B is applied to the exclusive oragate EX-OR1, but since one input terminal of the exclusive oragate EX-OR1 is ground, the exclusive is performed. The OR gate EX-OR1 outputs a negative sync signal pulse P5 ', such as the pulse P4', to the contact C.
그리고, 상기 배타적 오아게이트(EX-OR1)에서 출력된 네가티브의 동기신호 펄스(P5′)는 배타적 오아게이트(EX-OR2)에 입력되며, 상기 배타적 오아게이트(EX-OR2)의 다른쪽 입력단은 접점(F)에 형성되는 전위레벨을 입력하게 된다.The negative synchronizing signal pulse P5 ′ output from the exclusive oragate EX-OR1 is input to the exclusive oragate EX-OR2, and the other input terminal of the exclusive oragate EX-OR2 is The potential level formed at the contact point F is input.
이때, 상기 접점(F)은 상기 배타적 오아게이트(EX-OR1)가 출력되는 동기신호가 네가티브인 관계로 콘덴서(C3)에 충전시킬 수 있는 하이레벨의 폭이 넓고 방전시간이 되는 로우레벨의 폭이 좁아 하이레벨 상태가 된다.At this time, the contact point F has a high level width that can be charged to the capacitor C3 because the synchronization signal output from the exclusive ora gate EX-OR1 is negative, and a low level width that becomes a discharge time. This narrows to a high level state.
따라서, 상기 배타적 오아게이트(EX-OR2)는 네가티브인 상기 배타적 오아게이트(EX-OR1)의 출력 및 상기 접점(F)의 출력을 조합하여 접점(D)에 포지티브인 동기신호 펄스(P6′)를 출력한다.Accordingly, the exclusive oragate EX-OR2 combines the output of the negative exclusive oragate EX-OR1 and the output of the contact F to be a positive sync signal pulse P6 'at the contact D. Outputs
그리고, 이러한 포지티브 동기신호 펄스(P6′)는 배타적 오아게이트(EX-OR3)의 한쪽 입력단에 인가되며, 상기 배타적 오아게이트(EX-OR3)의 또다른 입력단에는 하이레벨인 전원(B+)이 인가되므로 상기 배타적 오아게이트(EX-OR3)는 상기 접점(D)에 형성된 포지티브 동기신호 펄스(P6′)를 반전시켜 네가티브 동기신호펄스(P7′)를 후단 직접회로(IC)의 싱크 입력단에 인가하는 것이다.The positive synchronizing signal pulse P6 ′ is applied to one input terminal of the exclusive o-gate EX-OR3, and a high level power supply B + is applied to the other input terminal of the exclusive o-gate EX-OR3. Therefore, the exclusive ogate EX-OR3 inverts the positive synchronizing signal pulse P6 'formed at the contact point D to apply the negative synchronizing signal pulse P7' to the sink input terminal of the rear integrated circuit IC. will be.
그리고, 수평동기 신호(H)와 수직 동기신호(V)가 함께 섞여서 들어오는 콤포지트 방식의 경우에는 수직 동기신호(V)와 수평 동기신호(H)를 합성한 동기신호가 입력되는 상태이므로, 상기 동기신호 합성부(30)의 2개의 입력단중 하나만을 사용하게 된다.In the composite method, in which the horizontal synchronizing signal H and the vertical synchronizing signal V are mixed together, the synchronizing signal obtained by synthesizing the vertical synchronizing signal V and the horizontal synchronizing signal H is input. Only one of two input terminals of the signal synthesizing unit 30 is used.
이때, 동기신호가 네가티브 일때에는 상기 세퍼레이터 방식중 동기신호가 네가티브일경우와 상기 접점(A)이후의 동작이 동일하게 되어 상기 배타적 오아게이트(EX-OR3)는 네가티브의 동기신호를 출력하게 된다.At this time, when the sync signal is negative, when the sync signal is negative in the separator system and the operation after the contact A is the same, the exclusive oragate EX-OR3 outputs a negative sync signal.
또한, 동기신호가 포지티브인 경우에도, 상기 세퍼레이트 방식중 동기신호가 포지티브일경우와 상기 접점(A) 이후의 동작이 동일하게 되어 상기 배타적(EX-OR3)는 네가티브의 동기신호를 출력하는 것이다.In addition, even when the synchronization signal is positive, the operation after the contact point A is the same as when the synchronization signal is positive in the separate system, and the exclusive EX-OR3 outputs a negative synchronization signal.
이와같이 이 고안은 콤포지트 및 세퍼레이터 방식의 동기신호들을 합성한 후, 합성된 동기신호를 반전시켜 적당히 조합하여, 항상 일정한 로직상태를 갖는 동기신호를 자동적으로 출력하게 함으로써, 사용자가 인가되는 동기신호의 로직레벨을 판단하여 수위칭을 조절할 필요가 없어 사용자의 편리성이 증대될뿐만 아니라, 종래의 기계적 스위치들을 제거시킬 수 있음과 동시에 직접회로로 구성이 가능하여 소형 경량화 할 수 있는 효과가 있다.As such, the present invention synthesizes the composite and separator type synchronization signals, inverts the synthesized synchronization signals, and combines them appropriately to automatically output a synchronization signal having a constant logic state. There is no need to adjust the level value by judging the level, not only increase the convenience of the user, but also eliminate the conventional mechanical switches and at the same time can be configured as an integrated circuit has the effect that can be compact and lightweight.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900010814U KR930003687Y1 (en) | 1990-07-21 | 1990-07-21 | Sync-signal selecting circuit of analog monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900010814U KR930003687Y1 (en) | 1990-07-21 | 1990-07-21 | Sync-signal selecting circuit of analog monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003584U KR920003584U (en) | 1992-02-25 |
| KR930003687Y1 true KR930003687Y1 (en) | 1993-06-21 |
Family
ID=19301347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900010814U KR930003687Y1 (en) | 1990-07-21 | 1990-07-21 | Sync-signal selecting circuit of analog monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003687Y1 (en) |
-
1990
- 1990-07-21 KR KR2019900010814U patent/KR930003687Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003584U (en) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US7323914B2 (en) | Charge pump circuit | |
| EP0574168A3 (en) | High speed CMOS bus driver circuits | |
| EP0994335A3 (en) | Comparing and amplifying detector circuit | |
| KR930003687Y1 (en) | Sync-signal selecting circuit of analog monitor | |
| US5032740A (en) | Voltage level conversion of a clock signal | |
| JPH05196659A (en) | Chopper type comparator | |
| US5047660A (en) | High voltage high speed CCD clock driver | |
| US6833753B2 (en) | Method and system for signal dependent boosting in sampling circuits | |
| JPH0575893A (en) | Synchronizing separator circuit | |
| JP2761136B2 (en) | Output circuit | |
| US5497201A (en) | Sync chip clamping/sync separator circuit | |
| US5488370A (en) | Analog-to-digital converter | |
| JPH08172346A (en) | Phase circuit and chrominance signal processing circuit using the phase circuit | |
| KR890001356Y1 (en) | Integrated circuit of digital synchroning signal | |
| JPS62231499A (en) | Sample holding circuit | |
| JPS6129188B2 (en) | ||
| JPH09231196A (en) | Clock distribution circuit | |
| JP3768595B2 (en) | Sample hold circuit | |
| JPH0645547A (en) | I/o interface circuit | |
| JPH04331574A (en) | Synchronizing separator circuit | |
| KR940006590B1 (en) | Multi-tv r.g.b. color signal control circuit | |
| JPS6074816A (en) | Analog switch | |
| JPS61248675A (en) | Synchronizing separator circuit for television receiver | |
| JPS6435493A (en) | Signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020530 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |