KR930003391Y1 - Vertical sync-signal detecting device for tv - Google Patents
Vertical sync-signal detecting device for tv Download PDFInfo
- Publication number
- KR930003391Y1 KR930003391Y1 KR2019900009724U KR900009724U KR930003391Y1 KR 930003391 Y1 KR930003391 Y1 KR 930003391Y1 KR 2019900009724 U KR2019900009724 U KR 2019900009724U KR 900009724 U KR900009724 U KR 900009724U KR 930003391 Y1 KR930003391 Y1 KR 930003391Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- synchronization signal
- vertical
- unit
- vertical synchronization
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.No content.
Description
제1a,b도는 종래기술에 의한 수직동기신호 검출장치의 구성도.1A and 1B are schematic diagrams of a vertical synchronization signal detection apparatus according to the prior art.
제2도는 본 고안에 의한 수직동기신호 검출장치의 세부구성도.2 is a detailed configuration diagram of a vertical synchronous signal detection apparatus according to the present invention.
제3도는 제1도에 따른 수직동기신호 검출장치의 타이밍도.3 is a timing diagram of a vertical synchronization signal detection apparatus according to FIG.
제4도는 본 고안에 의한 수직동기신호 검출장치의 타이밍도.4 is a timing diagram of a vertical synchronization signal detection apparatus according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 저역통과 필터부 2 : 전압비교 및 증폭부1 low pass filter 2 voltage comparison and amplifying unit
3 : 수직동기폭 조정부 4 : 동기신호분리부3: vertical synchronization width adjustment unit 4: synchronization signal separation unit
10 : 카운트부 20 : 조합부10: counting unit 20: combination unit
G : 낸드게이트 IV : 인버터G: NANDGATE IV: Inverter
본 고안은 텔레비젼용 수직동기 검출장치에 관한 것으로, 특히 텔레비젼 구동용 콘트롤러에 채용되어 텔레비젼 신호에 실려있는 수직동기신호를 검출하기 위한 수직동기신호 검출장치에 관한 것이다.The present invention relates to a vertical synchronous detection device for a television, and more particularly, to a vertical synchronous signal detection device for detecting a vertical synchronous signal carried in a television signal by being employed in a television driving controller.
종래기술에 의한 수직동기신호 검출장치는 제1a,b도에 도시되어 있다. 제1도에 있어서, 제1a도에 도시된 수직동기신호 검출장치는 저역통과필터부(1)와 전압비교 및 증폭부(2) 및 수직동기폭(3)로 구성되고 있는데, 입력단자(in)를 통하여 저역통과필터부(1)에 입력된 제3도의 동기신호(A)는 필터링되어 수직동기신호(B)만이 전압비교 및 증폭부(2)에 전송된다.The vertical synchronization signal detecting apparatus according to the prior art is shown in Figs. In FIG. 1, the vertical synchronous signal detecting apparatus shown in FIG. 1A is composed of a low pass filter unit 1, a voltage comparing and amplifying unit 2, and a vertical synchronizing width 3. The synchronous signal A of FIG. 3 input to the low pass filter unit 1 is filtered to transmit only the vertical synchronous signal B to the voltage comparison and amplifying unit 2.
상기 저역통과필터부(1)에서 출력되는 수직동기신호(B)는 전압레벨 및 파형이 불안정한 신호이므로 전압비교 및 증폭부(2)에서 전압레벨 및 파형을 제3도의 (C)와 같이 안정되게 형성시킨다.Since the vertical synchronization signal B output from the low pass filter 1 is an unstable voltage level and waveform, the voltage comparison and amplification section 2 stabilizes the voltage level and waveform as shown in FIG. To form.
상기 전압비교 및 증폭부(2)에서 출력되는 수직동기신호(B)는 서술되지 않은 텔레비젼 구동용 콘트롤러에서 필요한 신호폭을 갖도록 하기 위하여 수직동기폭조정부(3)에서 신호폭을 조정하여 출력단(out)으로 전송한다.The vertical synchronizing signal B output from the voltage comparing and amplifying unit 2 adjusts the signal width in the vertical synchronizing width adjusting unit 3 so as to have a signal width necessary for an undescribed TV driving controller. ).
한편, 제1b도에 도시된 수직동기신호 검출장치의 입력단 (in)을 통하여 집적회로의 칩으로 형성된 동기 신호분리부(4)에 입력된 복합 비데오신호는 동기신호(수평동기＋수직동기)만이 분리되어 저역통과필터부(1)에서 필터링된다.On the other hand, the composite video signal inputted to the synchronization signal separator 4 formed of the chip of the integrated circuit through the input terminal (in) of the vertical synchronization signal detection device shown in FIG. 1B is the synchronization signal (horizontal synchronization + vertical synchronization) only. Separated and filtered by the low pass filter (1).
상기 저역통과필터부(1)에서 필터링된 수직동기신호는 집적회로의 칩으로 형성된 전압비교 및 증폭부(2)와 수직동기폭 조정부(3)를 거쳐 출력단(out)으로 전송된다.The vertical synchronous signal filtered by the low pass filter 1 is transmitted to an output terminal through a voltage comparator and amplification unit 2 and a vertical synchronous width adjusting unit 3 formed by a chip of an integrated circuit.
상기 제1a,b도의 구성을 가지는 종래의 수직동기신호 검출장치의 저역통과필터부(1)는 주위 환경의 온도와 습도에 따라 불안정하게 동작하기 쉽고, 전압비교 및 증폭부(2)의 불안정으로 인하여 출력단(out)으로 출력되는 수직동기신호에 영향을 미치게 되는 제반결점이 있었다.The low pass filter 1 of the conventional vertical synchronous signal detecting apparatus having the configuration of FIGS. 1A and 1B is unstable to operate in accordance with the temperature and humidity of the surrounding environment, and the voltage comparison and the instability of the amplifier 2 There is a general drawback that affects the vertical synchronization signal output to the output (out).
따라서, 본 고안은 상기 제반결점을 해결하기 위하여 안출한 것으로 종래의 수직동기신호 검출장치에 채용된 저역통과필터부가 주위 환경의 온도 및 습도에 의해 불안정하게 동작하게 되는 것과 아날로그 회로로 구성된 전압비교 및 증폭부의 불안정성을 해결하고 수직동기신호의 검출타이밍이 조정가능하도록 하는 텔레비젼용 수직동기신호 검출장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned shortcomings, and the low pass filter unit employed in the conventional vertical synchronous signal detection device operates unstable by the temperature and humidity of the surrounding environment, and compares the voltage with the analog circuit. It is an object of the present invention to provide an apparatus for detecting a vertical synchronous signal for a television which solves the instability of the amplifier and enables the detection timing of the vertical synchronous signal to be adjustable.
상기 목적을 달성하기 위하여 본 고안은 수평동기신호와 수직동기신호가 포함된 하이레벨의 동기신호의 입력시 일정시간을 카운팅한 후 소정 주기를 가지는 “하이”레벨의 신호를 출력하는 카운터부와, 동기신호와 상기 카운터부에서 출력된 레벨신호를 각각 입력하여 수직동기신호만을 수직동기폭조절부에 전송하는 조합부를 포함하는 것을 특징으로 하는 한다.In order to achieve the above object, the present invention provides a counter unit for outputting a "high" level signal having a predetermined period after counting a predetermined time when inputting a high level synchronization signal including a horizontal synchronization signal and a vertical synchronization signal; And a combination unit for inputting the synchronization signal and the level signal output from the counter unit, respectively, and transmitting only the vertical synchronization signal to the vertical synchronization width control unit.
이하 첨부한 도면을 참조하여 본 고안을 상세히 기술하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 고안에 의한 텔레비젼용 수직동기신호 검출장치의 세부구성도이다.2 is a detailed configuration diagram of a vertical synchronization signal detection apparatus for a television according to the present invention.
제2도에 있어서, 본 고안에 의한 수직동기신호 검출장치는 리세트()단자에 입력되는 수평등기신호와 수직동기신호가 포함된 하이레벨의 동기신호(A)에 대하여 일정시간을 카운팅하여 소정 주기의 “하이”레벨의 신호를 출력하는 카운터부(10)와, 동기신호(A)와 상기 카운터부(10)에서 출력된 레벨신호(B′)를 각각 입력하는 낸드게이트(G)와, 상기 낸드게이트(G)에서 출력되는 신호를 반전시키는 인버터(IV)를 구비하여 출력단(out)에서 요구되는 수직동기신호를 보내기 위하여 수직동기폭조정부(3)로 전송하는 조합부(20)로 구성된다.2, the vertical synchronization signal detection apparatus according to the present invention is reset ( A counter unit 10 for counting a predetermined time with respect to the high level synchronizing signal A including the horizontal registration signal and the vertical synchronizing signal input to the terminal and outputting a signal of a “high” level of a predetermined period, And a NAND gate G for inputting the signal A and the level signal B 'output from the counter unit 10, and an inverter IV for inverting the signal output from the NAND gate G. It consists of a combination unit 20 for transmitting to the vertical synchronization width adjusting section 3 to send the vertical synchronization signal required at the output (out).
상기 구성을 가지는 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention having the above configuration is as follows.
제2도에 의하면, 입력단(IN)을 통하여 카운터부(10)의 리세트()단자에 제4a도와 같은 동기신호가 인가될 때, 이 인가되는 동기신호가 “로우”레벨에 있으면, 카운터부(10)는 리세트상태가 된다. 상기 카운터부(10)는 리세트 상태가 되면 동작하지 않게 된다.According to FIG. 2, the reset of the counter unit 10 through the input terminal IN ( When the synchronizing signal as shown in Fig. 4a is applied to the terminal, if the synchronizing signal to be applied is at the "low" level, the counter section 10 is reset. The counter unit 10 does not operate when it is in a reset state.
그러나, 상기 카운터부(10)의 리세트()단자에 “하이”레벨의 입력되면 10∼20μ초 정도의 시간을 카운팅한 후에 제4b도에 도시된 바와 같이 5μ초의 주기를 갖는 “하이”레벨의 펄스를 출력시킨다. 이때, 동기신호(A)가 계속 “하이”상태에 있으면 조합부(20)의 낸드게이트(G)의 입력단에는 모두 “하이”상태의 신호가 인가되므로 이 낸드게이트(G) 의 신호를 받은 인버터(IV)의 출력단에는 “하이”레벨의 신호가 출력된다.However, the reset of the counter unit 10 If the "high" level is input to the terminal, the pulse is counted at a time of about 10 to 20 microseconds and then outputs a "high" level pulse having a cycle of 5 microseconds as shown in FIG. At this time, if the synchronization signal A is still in the "high" state, since the signal of the "high" state is applied to all the input terminals of the NAND gate G of the combination unit 20, the inverter receiving the signal of the NAND gate G is received. At the output of (IV), a signal of "high" level is output.
상기 인버터(IV)에서 출력되는 “하이”레벨의 신호는 수직동기폭 조정부(3)에 펄스폭이 조정된다. 만일, 카운터부(10)에서 출력되는 신호가 “하이”일 때 입력단(IN)을 통해서 낸드게이트(G)에 입력되는 신호가 “로우”상태가 있게되면, 수직동기폭 조정부(3)의 출력신호는 “로우”상태로 있게되므로 수직동기신호가 아님을 알 수 있다.As for the signal of the "high" level output from the inverter IV, the pulse width is adjusted by the vertical synchronization width adjusting unit 3. If the signal output from the counter unit 10 is "high" and the signal input to the NAND gate G through the input terminal IN is in the "low" state, the output of the vertical synchronization width adjusting unit 3 is output. We can see that the signal is not a vertical sync signal because it is in the "low" state.
상기 인버터(IV)의 출력신호가 “하이”상태, 즉 수직동기신호가 입력되면 수직동기폭 조정부(3)에 의하여 출력단(out)에서 요구되는 수직동기신호가 형성되게된다. 상기 입력단(IN)에 인가되는 수직동기신호는 수평동기 주기신호 X 3의 신호폭을 가지며, 제4a도의 a와 같은 펄스가 6개로 형성되어 입력된다.When the output signal of the inverter IV is in the "high" state, that is, the vertical synchronization signal is input, the vertical synchronization signal required by the output terminal (out) is formed by the vertical synchronization width adjusting unit 3. The vertical synchronizing signal applied to the input terminal IN has a signal width of the horizontal synchronizing periodic signal X 3, and is input with six pulses as shown in FIG.
그러나, 수직동기신호의 a만이 수직동기신호의 형성에 사용되며 b,c,...등의 펄스들은 수직동기폭 조정부(3)에 의하여 자동적으로 배제된다. 또한, 상기 카운터부(10)는 제4b도의 신호를 발생시키는 시간을 조정할 수 있으므로 수직동기신호 발생시간을 정확하게 조정할 수 있다.However, only a of the vertical synchronizing signal is used for the formation of the vertical synchronizing signal, and pulses b, c, ..., etc. are automatically excluded by the vertical synchronizing width adjusting section 3. In addition, since the counter unit 10 can adjust the time for generating the signal of FIG. 4b, it is possible to accurately adjust the vertical synchronization signal generation time.
상술한 바와 같이 본 고안은 주변환경에 의한 온도, 습도에 영향을 받지 않고 수직동기신호의 검출타이밍 조정이 가능함은 물론 집적회로의 칩으로 구성될 경우 간략화, 소면적화 할 수 있으며 전력소모도 줄일 수 있는 효과가 있다.As described above, the present invention is capable of adjusting the detection timing of the vertical synchronization signal without being affected by the temperature and humidity caused by the surrounding environment, as well as simplifying and reducing the area of the integrated circuit chip and reducing power consumption. It has an effect.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900009724U KR930003391Y1 (en) | 1990-07-03 | 1990-07-03 | Vertical sync-signal detecting device for tv |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900009724U KR930003391Y1 (en) | 1990-07-03 | 1990-07-03 | Vertical sync-signal detecting device for tv |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003586U KR920003586U (en) | 1992-02-25 |
| KR930003391Y1 true KR930003391Y1 (en) | 1993-06-11 |
Family
ID=19300623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900009724U KR930003391Y1 (en) | 1990-07-03 | 1990-07-03 | Vertical sync-signal detecting device for tv |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003391Y1 (en) |
-
1990
- 1990-07-03 KR KR2019900009724U patent/KR930003391Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003586U (en) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003391Y1 (en) | Vertical sync-signal detecting device for tv | |
| US4954784A (en) | Phase adjustment circuit | |
| JPS61269595A (en) | Video signal processing device | |
| MY109197A (en) | Method of adjusting white balance of crt display apparatus for same, and television receiver | |
| JPS57199370A (en) | Synchronizing signal resetting circuit of video camera | |
| GB1289286A (en) | ||
| JPS56169969A (en) | Synchronisum separation circuit | |
| GB1267979A (en) | Synchronizing separator circuits | |
| KR960000316Y1 (en) | Sync signal detection circuit using feed back loop | |
| KR970008091B1 (en) | Synchronizing signal separation circuit for composite video signal | |
| SU1406529A1 (en) | Device for measuring pulse duration | |
| JPS56119581A (en) | Clamp circuit | |
| KR100464163B1 (en) | Monitor vertical screen compensation circuit | |
| JPH02143693A (en) | Burst gate pulse generating circuit | |
| KR970025038A (en) | TV's video signal processing device | |
| SU1401644A1 (en) | Video amplifier | |
| KR100301845B1 (en) | Apparatus for correcting synchronous signal on green of monitor | |
| JPS6392170A (en) | Vertical synchronizing circuit | |
| JPS56144672A (en) | Generation system for flare correcting pulse | |
| KR890003223B1 (en) | Teletext data signal detectable circuits | |
| JPS61292482A (en) | Device for deciding existence/absence of video signal | |
| KR0146077B1 (en) | Detection apparatus of sync. signal | |
| KR960012851B1 (en) | Circuit for producing the clamp-sound sign at the time of no sign of a monitor | |
| KR950012661B1 (en) | Ee level control circuit fo rvtr testing | |
| JPS5713868A (en) | Two-screen television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010508 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |