KR960012851B1 - Circuit for producing the clamp-sound sign at the time of no sign of a monitor - Google Patents
Circuit for producing the clamp-sound sign at the time of no sign of a monitor Download PDFInfo
- Publication number
- KR960012851B1 KR960012851B1 KR1019940011888A KR19940011888A KR960012851B1 KR 960012851 B1 KR960012851 B1 KR 960012851B1 KR 1019940011888 A KR1019940011888 A KR 1019940011888A KR 19940011888 A KR19940011888 A KR 19940011888A KR 960012851 B1 KR960012851 B1 KR 960012851B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- horizontal
- clamp
- monitor
- switching unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
Abstract
Description
제1도는 종래의 클램프 신호 발생 회로도.1 is a conventional clamp signal generation circuit diagram.
제2도는 제1도에 따른 파형도.2 is a waveform diagram according to FIG.
제3도는 본 발명의 무신호시 클램프 신호 발생 회로도.3 is a non-signal clamp signal generation circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 동기 신호 처리부20 : 반전 증폭부10: synchronization signal processing unit 20: inverting amplifier unit
30 : 수평 동기 신호 판별부40 : 클램프 신호 전환부30: horizontal synchronization signal discrimination unit 40: clamp signal switching unit
50 : 비디오 앰프Q1-Q2: 트랜지스터50: video amplifier Q 1- Q 2 : transistor
D1-D3: 다이오드R1-R6: 저항D 1 -D 3 : Diode R 1 -R 6 : Resistance
본 발명은 모니터(Monitor)에 관한 것으로 특히 모니터에 동기 신호가 입력되지 않을 때 비디오 앰프(Video Amp)에 클램프(clamp) 신호를 인가할 수 있도록 하여 수평 동기 신호가 없을 때에도 비디오 앰프가 오동작하는 것을 방지할 수 있게 한 모니터의 무신호시 클램프 신호 발생 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monitor, and in particular, when a synchronous signal is not input to a monitor, a clamp signal can be applied to a video amplifier so that a video amplifier malfunctions even when there is no horizontal synchronous signal. The present invention relates to a non-signal clamp signal generation circuit of a monitor that can be prevented.
종래 모니터의 클램프 신호 발생 회로는 제1도에 도시된 바와 같이 동기 신호를 입력받아 수평 동기 신호와 수직 동기 신호로 분리하는 동기 신호 처리부(1)와, 상기 동기 신호 처리부(10)에 의해 처리된 수평 동기 신호가 있을 때의 클램프 신호를 반전 증폭시켜 비디오 앰프(2)에 공급하는 트랜지스터(Q0), 저항(R0)(R), 콘덴서(C0)로 된 반전 증폭부(3)를 포함하여 구성된다.As shown in FIG. 1, the clamp signal generating circuit of the conventional monitor receives a synchronous signal and is processed by the synchronous signal processor 1 and the synchronous signal processor 10 to separate the horizontal and vertical sync signals. An inverted amplifier 3 composed of transistors Q 0 , resistors R 0 (R), and capacitor C 0 that inverts and amplifies the clamp signal when there is a horizontal sync signal is supplied to the video amplifier 2. It is configured to include.
이와 같이 구성된 종래의 클램프 신호 발생 회로에 있어서는 먼저, 입력되는 동기 신호를 동기 신호 처리부(1)에서 처리하여 수평동기가 있을때에는 동기 신호 처리부(1)의 출력단(b)을 통하여 제2도의 (A)와 같은 수평 동기 신호를 출력시킨다. 또한, 수평 동기 신호가 있을때에는 동기 신호 처리부(1)의 출력단(a)을 통하여 제2도의 (B)와 같은 클램프 신호를 발생시킨다.In the conventional clamp signal generation circuit configured as described above, first, the input synchronization signal is processed by the synchronization signal processing unit 1, and when there is horizontal synchronization, the output signal b of the synchronization signal processing unit 1 is shown in FIG. Outputs a horizontal synchronization signal such as In addition, when there is a horizontal synchronizing signal, a clamp signal such as (B) of FIG. 2 is generated through the output terminal a of the synchronizing signal processing unit 1.
이때의 클램프 신호의 펄스는 상기 제2도의 (A)와 같은 수평 동기 신호의 라이징 에지(Rising Edge)에서 발생되며, 이러한 클램프 신호가 반전 증폭부(3)의 트랜지스터(Q0)의 베이스에 입력되므로 트랜지스터(Q0)가 온/오프를 반복하게 된다. 따라서, 수평동기 신호가 있을때는 제2도의 (C)와 같이 반전 증폭된 클램프 신호가 비디오 앰프(2)에 인가되어 비디오 앰프(2)가 정상적으로 동작하게 된다.At this time, the pulse of the clamp signal is generated at the rising edge of the horizontal synchronization signal as shown in (A) of FIG. 2, and the clamp signal is input to the base of the transistor Q 0 of the inverting amplifier 3. Therefore, the transistor Q 0 is repeatedly turned on and off. Therefore, when there is a horizontal synchronization signal, a clamp signal inverted and amplified as shown in FIG. 2C is applied to the video amplifier 2, so that the video amplifier 2 operates normally.
그러나, 동기 신호 처리 회로(1)로부터 수평 동기 신호가 출력되지 않을 경우에는 반전 증폭부(3)의 트랜지스터(Q0)의 베이스에 제2도의 (D)와 같은 로우레벨이 입력되므로 트랜지스터(Q0)가 오프되어 비디오 앰프(2)에 클램프 신호가 인가되지 않게 된다.However, when the horizontal synchronizing signal is not output from the synchronizing signal processing circuit 1, since the low level as shown in FIG. 2D is input to the base of the transistor Q 0 of the inverting amplifier 3, the transistor Q 0 ) is turned off so that the clamp signal is not applied to the video amplifier 2.
따라서, 종래 모니터의 클램프 신호 발생 회로에 있어서는 수평 동기가 없을때 비디오 앰프(2)에 클램프 신호가 인가되지 않으므로 비디오 앰프(2)가 오동작하기 쉬우며, 생산시 에이징(aging) 하기가 어려운 문제점이 있다.Therefore, in the clamp signal generation circuit of the conventional monitor, when the clamp signal is not applied to the video amplifier 2 when there is no horizontal synchronization, the video amplifier 2 is easily malfunctioned, and it is difficult to aging during production. have.
또한, 상기와 같이 수평 동기가 없을때에라도 클램프 신호를 발생시키기 위한 별도의 디바이스(Device)가 사용되고 있으나, 이는 고가이어서 원가가 증가하게 되는 문제점이 있다.In addition, although a separate device for generating a clamp signal is used even when there is no horizontal synchronization as described above, there is a problem that the cost is increased because it is expensive.
본 발명은 이와 같은 종래의 제반 문제점을 해결하기 위하여 안출한 것으로 기존의 회로에 간단한 회로 구성을 추가하여 모니터에 동기 신호가 입력될 때에는 비디오 앰프에 클램프 신호를 인가하고 모니터에 동기 신호가 입력되지 않을 때에는 비디오 앰프에 수평 플라이 백(Back) 펄스를 인가할 수 있도록 하여 결국 모니터에 동기 신호가 입력되지 않을 때에도 비디오 앰프가 정상적으로 동작할 수 있게 한 모니터의 무신호시 클램프 신호 발생 회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned conventional problems. When a synchronization signal is input to a monitor by adding a simple circuit configuration to an existing circuit, a clamp signal is applied to the video amplifier and a synchronization signal is not input to the monitor. In order to provide a non-clamping clamp signal generation circuit of a monitor that allows a horizontal flyback pulse to be applied to the video amplifier so that the video amplifier can operate normally even when no synchronization signal is input to the monitor. There is this.
본 발명의 다른 목적은 별도로 고가의 디바이스를 사용하지 않고 가격이 싼 디바이스를 사용하면서도 무신호시 비디오 앰프의 오동작을 방지할 수 있는 회로를 제공하기 위한 것이다.Another object of the present invention is to provide a circuit capable of preventing malfunction of a video amplifier in the absence of a signal while using an inexpensive device without using an expensive device separately.
이와 같은 목적을 달성하기 위한 본 발명은 동기 신호를 입력받아 수평 동기, 수직 동기 신호를 분리하는 동기 신호 처리부와, 상기 동기 신호 처리부에 의해 처리된 수평 동기 신호가 있을때의 클램프 신호를 반전증폭시켜 비디오 앰프에 인가하는 반전 증폭부로 구성된 모니터의 클램프 신호 발생 회로에 있어서, 상기 동기신호 처리부의 출력측에 접속되어 수평 동기 신호의 유무를 판별하는 수평 동기 신호 판별부와, 상기 수평동기 신호가 있을때 수평 동기 신호를 출력시키고 수평 동기 신호가 없을때 수평 플라이 백 펄스(FBP)를 출력시키는 클램프 신호 전환부를 접속하여서 구성함을 특징으로 한다.In order to achieve the above object, the present invention provides a video signal by inverting and amplifying a clamp signal when there is a sync signal processor for receiving a sync signal and separating horizontal sync and vertical sync signals and a horizontal sync signal processed by the sync signal processor. A clamp signal generation circuit of a monitor comprising an inverting amplifier section applied to an amplifier, comprising: a horizontal synchronization signal discriminating section connected to an output side of the synchronization signal processing section for discriminating the presence or absence of a horizontal synchronization signal, and a horizontal synchronization signal when the horizontal synchronization signal is present; And a clamp signal switching unit for outputting a horizontal flyback pulse (FBP) when there is no horizontal synchronizing signal.
또한, 상기 클램프 신호 전환부는 수평 동기 신호의 유무에 따라 스위칭되어 수평 플라이 백 펄스를 제어하는 스위칭부와, 상기 스위칭부의 출력단에 접속되어 수평 플라이 백 펄스 전압을 분배시키는 전압분배부와, 상기 수평 플라이 백 펄스 신호 또는 클램프 신호 중 어느 하나의 신호만 입력되면 상기 반전 증폭부로 신호를 출력시키는 오아게이트를 포함하여 구성함을 특징으로 한다.The clamp signal switching unit may be switched according to the presence or absence of a horizontal synchronization signal to control a horizontal flyback pulse, a voltage divider connected to an output terminal of the switching unit to distribute a horizontal flyback pulse voltage, and the horizontal fly When only one signal of the back pulse signal or the clamp signal is input, characterized in that it comprises an oragate for outputting the signal to the inverting amplifier.
이하, 본 발명 모니터의 무신호시 클램프 신호 발생회로의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of a non-signal clamp signal generating circuit of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 무신호시 클램프 신호 발생 회로도로 동기 신호를 입력받아 수평 동기 신호와 수직 동기신호를 분리하는 동기 신호 처리부(10)와, 트랜지스터(Q2), 저항(R5), 콘덴서(C2)로 이루어져 상기 동기신호 처리부(10)에 의해 처리된 수평 동기 신호가 있을때의 클램프 신호를 반전증폭시켜 비디오 앰프(50)에 인가하는 반전 증폭부(20)로 구성된 모니터의 클램프 신호 발생 회로에 있어서, 상기 동기 신호 처리부(10)의 출력단(b)에 접속되어 수평 동기 신호의 유무를 판별하는 수평 동기 신호 판별부(30)와, 상기 수평 동기 신호 판별부(30)와 반전 증폭부(20) 사이에 접속되어 수평 동기 신호가 있을때에는 클램프 신호를 출력시키고 수평동기 신호가 없을 때에는 수평 플라이 백 펄스를 출력시키는 클램프 신호 전환부(40)를 접속하여서 구성된 것이다.3 is a synchronous signal processing unit 10 for receiving a synchronous signal and separating a horizontal synchronous signal and a vertical synchronous signal with a non-signal clamp signal generation circuit of the present invention, a transistor Q 2 , a resistor R 5 , and a capacitor. (C 2 ) to generate a clamp signal of the monitor consisting of an inverted amplification unit 20 to invert and amplify the clamp signal when there is a horizontal synchronizing signal processed by the synchronization signal processing unit 10 applied to the video amplifier 50 In the circuit, a horizontal synchronizing signal discriminating unit 30 is connected to an output terminal b of the synchronizing signal processing unit 10 to determine the presence or absence of a horizontal synchronizing signal, and the horizontal synchronizing signal discriminating unit 30 and the inverting amplifying unit. And a clamp signal switching section 40 for outputting a clamp signal when there is a horizontal synchronization signal and for outputting a horizontal flyback pulse when there is no horizontal synchronization signal.
상기 수평 동기 신호 판별부(30)는 수평 동기 신호가 있을때 이를 정류시키기 위한 제1다이오드(D1)와 콘덴서(C1)로 구성된다.The horizontal synchronizing signal determination unit 30 includes a first diode D 1 and a condenser C 1 for rectifying the horizontal synchronizing signal when there is a horizontal synchronizing signal.
또한, 상기 클램프 신호 전환부(40)는 상기 수평 동기 신호 판별부(30)의 출력을 바이어스시키기 위한 저항(R1) 및 상기 저항(R1)을 통하여 상기 수평 동기 신호가 있을때는 턴 온되고 수평 동기 신호가 없을때는 오프되는 트랜지스터(Q1)로 이루어진 스위칭부(40a)와, 상기 트랜지스터(Q1)의 출력단에 접속되어 입력되는 수평 플라이 백 펄스의 전압을 분배시키기 위하여 병렬접속된 저항(R2)(R3)으로 이루어진 전압 분배부(40b)와, 상기 동기 신호 처리부(10)의 클램프신호 출력단(a)에 접속된 제2다이오드(D2) 및 상기 트랜지스터(Q1)와 저항(R2)(R3)의 접점에 접속된 제3다이오드(D3) 그리고 저항(R4)으로 이루어져 클램프 신호나 수평 플라이 백 펄스중 어느 하나가 입력되면 소정 신호를 출력시키는 오아게이트(40c)를 포함하여 구성된다.In addition, the clamp signal switching unit 40 is turned on when the horizontal synchronizing signal is present through the resistor R 1 and the resistor R 1 for biasing the output of the horizontal synchronizing signal determination unit 30. When there is no horizontal synchronizing signal, a switching unit 40a consisting of a transistor Q 1 that is turned off and a resistor connected in parallel to distribute a voltage of a horizontal flyback pulse input and connected to an output terminal of the transistor Q 1 R 2 ) (R 3 ) and a voltage divider 40b and a second diode D 2 and the transistor Q 1 connected to the clamp signal output terminal a of the synchronous signal processor 10. An orifice 40c composed of a third diode D 3 connected to a contact of (R 2 ) (R 3 ) and a resistor R 4 to output a predetermined signal when either a clamp signal or a horizontal flyback pulse is input. It is configured to include).
이와 같이 구성된 본 발명은 동기 신호 처리부(10)의 출력단(b)으로부터 수평 동기 신호가 출력되면 출력단(a)으로는 클램프 신호가 출력된다.According to the present invention configured as described above, when the horizontal synchronization signal is output from the output terminal b of the synchronization signal processing unit 10, the clamp signal is output to the output terminal a.
따라서, 출력단(b)의 수평 동기 신호가 수평 동기 신호 판별회로(30)에 입력되는데 제1다이오드(D1)와 콘덴서(C1)에 의하여 A점의 전위가 하이레벨이 되므로 수평 동기 신호가 있는 것으로 판별되며, 만인 수평 동기 신호가 없을때는 A점의 전위가 로우레벨이 되어 수평 동기 신호가 없는 것으로 판별된다.Accordingly, the horizontal synchronizing signal of the output terminal b is input to the horizontal synchronizing signal discrimination circuit 30. The potential of the point A is high by the first diode D 1 and the condenser C 1 , so that the horizontal synchronizing signal is When there is no horizontal synchronization signal, it is determined that the potential of the point A is at a low level and that there is no horizontal synchronization signal.
즉, 수평 동기 신호가 있을때에는 A점이 하이레벨이 되므로 클램프 신호 전환 회로(40)의 스위칭부(40a)의 트랜지스터(Q1)가 온되어 전압 분배부(40b)를 거쳐 입력되는 수평 플라이 백 펄스가 트랜지스터(Q1)를 통하여 접지측으로 인가된다.That is, since the point A is at the high level when there is a horizontal synchronization signal, the transistor Q 1 of the switching unit 40a of the clamp signal switching circuit 40 is turned on and is input through the voltage divider unit 40b. Is applied to the ground side through transistor Q 1 .
따라서, 오아게이트(40c)의 제3다이오드(D3)를 통하여는 수평 플라이 백 펄스가 인가되지 않고 동기 신호처리부(10)의 출력단(a)을 통하여 출력되는 클램프 신호가 제2다이오드(D2)를 통하여 입력된다.Accordingly, the clamp signal outputted through the output terminal a of the synchronization signal processor 10 is not applied to the second diode D 2 without the horizontal flyback pulse being applied through the third diode D 3 of the orifice 40c. Is entered through).
이렇게 제2다이오드(D2)를 통하여 입력되는 클램프 신호는 반전증폭부(20)의 트랜지스터(Q2)를 통하여 반전 증폭된 수 비디오 앰프(50)에 입력되므로 비디오 앰프(50)가 정상적으로 동작하게 되는 것이다.The clamp signal input through the second diode D 2 is input to the male video amplifier 50 inverted and amplified through the transistor Q 2 of the inversion amplifier 20, so that the video amplifier 50 operates normally. Will be.
만일, 동기 신호 처리부(10)로부터 수평 동기 신호가 출력되지 않으면 출력단(a)으로부터 클램프 신호가 출력되지 않아 제2다이오드(D2)를 통하여는 아무 신호도 입력되지 않는다.If the horizontal synchronizing signal is not output from the synchronizing signal processing unit 10, no clamp signal is output from the output terminal a and no signal is input through the second diode D 2 .
그리고, 동기 신호 처리부(10)의 출력단(b)으로도 수평 동기 신호가 출력되지 않으므로 수평 동기 신호 판별회로(30)를 통한 A점의 전위는 로우레벨이 된다.Also, since the horizontal synchronizing signal is not output to the output terminal b of the synchronizing signal processing unit 10, the potential of the point A through the horizontal synchronizing signal discrimination circuit 30 becomes a low level.
따라서, 클램프 신호 전환부(40)의 스위칭부(40a)의 트랜지스터(Q1)가 오프되어 전압 분배부(40b)의 저항(R2)(R3)을 통하여 분압된 수평 플라이 백 펄스가 제3다이오드(D3)를 통하여 반전 증폭부(20)의 트랜지스터(Q2)의 베이스에 입력된다.Thus, the transistor Q 1 of the switching unit 40a of the clamp signal switching unit 40 is turned off to divide the horizontal flyback pulse divided by the resistors R 2 and R 3 of the voltage distribution unit 40b. It is input to the base of the transistor Q 2 of the inverting amplifier 20 through the three diodes D 3 .
이에 따라, 트랜지스터(Q2)를 통하여 반전 증폭된 수평 플라이 백 펄스가 비디오 앰프(50)에 입력된다. 즉, 수평동기 신호가 있을때에는 클램프 신호가 반전증폭부(40)를 통하여 반전증폭되어 비디오 앰프(50)에 입력되므로 비디오 앰프(50)가 정상적으로 동작하게 되고, 수평 동기 신호가 없을때에는 클램프 신호가 입력되지 않으나 수평 플라이 백 펄스가 반전증폭되어 비디오 앰프(50)에 입력되므로 비디오 앰프(50)가 정상적으로 동작하게 되는 것이다.Accordingly, the horizontal flyback pulse inverted and amplified through the transistor Q 2 is input to the video amplifier 50. That is, when there is a horizontal synchronous signal, the clamp signal is inverted and amplified through the inverting amplifier 40 and input to the video amplifier 50, so that the video amplifier 50 operates normally. Although not inputted, since the horizontal flyback pulse is inverted and amplified and input to the video amplifier 50, the video amplifier 50 operates normally.
다시 말해서 오아게이트(40c)에 의해 클램프 신호나 수평 플라이 백 펄스중 어느 하나의 신호만 입력되면 비디오 앰프(50)가 정상적으로 동작하게 되는 것이다. 이상에서 설명한 바와 같은 본 발명은 수평 동기 신호가 있을때에는 클램프 신호를 비디오 앰프(50)에 입력시키므로 비디오 앰프(50)가 정상적으로 동작함은 물론 수평 동기 신호가 없을때 (무신호시)에는 수평 플라이 백 펄스를 비디오 앰프(50)에 입력시켜 비디오 앰프(50)가 오동작하지 않고 정상적으로 동작하게 할 수 있을 뿐만 아니라, 특히 생산과정중 에이징시 유용하게 이용할 수 있는 효과가 있다.In other words, if only one signal of the clamp signal or the horizontal flyback pulse is input by the oragate 40c, the video amplifier 50 operates normally. As described above, the present invention inputs a clamp signal to the video amplifier 50 when there is a horizontal sync signal, so that the video amplifier 50 operates normally and there is no horizontal sync signal (when there is no signal). By inputting the back pulse to the video amplifier 50, not only can the video amplifier 50 operate normally without malfunctioning, but also has an effect that can be usefully used during aging during the production process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011888A KR960012851B1 (en) | 1994-05-30 | 1994-05-30 | Circuit for producing the clamp-sound sign at the time of no sign of a monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011888A KR960012851B1 (en) | 1994-05-30 | 1994-05-30 | Circuit for producing the clamp-sound sign at the time of no sign of a monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950033785A KR950033785A (en) | 1995-12-26 |
| KR960012851B1 true KR960012851B1 (en) | 1996-09-24 |
Family
ID=19384122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940011888A KR960012851B1 (en) | 1994-05-30 | 1994-05-30 | Circuit for producing the clamp-sound sign at the time of no sign of a monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012851B1 (en) |
-
1994
- 1994-05-30 KR KR1019940011888A patent/KR960012851B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950033785A (en) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012851B1 (en) | Circuit for producing the clamp-sound sign at the time of no sign of a monitor | |
| US4390847A (en) | Muting device | |
| US3002154A (en) | Pulse amplitude detection system | |
| KR960030639A (en) | Clamp pulse generating circuit | |
| GB1302490A (en) | ||
| US3487162A (en) | Video blanking and sync pulse insertion circuit | |
| GB1267979A (en) | Synchronizing separator circuits | |
| KR970022721A (en) | BNC / D-SUB Automatic Selection Circuit | |
| JPS628990B2 (en) | ||
| JPH02179680A (en) | Self-test circuit for picture display device | |
| KR960010488B1 (en) | Caption signal generating circuit of tv receiver | |
| US3049629A (en) | Electrical pulse amplifying and reshape apparatus | |
| KR880010583A (en) | Circuit device for signal connection | |
| KR930002361Y1 (en) | Clamping circuit | |
| KR100192052B1 (en) | Device for stabilizing synchronous signal | |
| JPH08125498A (en) | Same polarity trigger pulse forming circuit | |
| KR910009203Y1 (en) | Vertical deflection control circuit | |
| JP3131301B2 (en) | Video signal processing device | |
| KR940006264B1 (en) | Auto-clock control method | |
| GB1267894A (en) | Gated video inverter | |
| JP3491361B2 (en) | Video signal processing circuit | |
| GB1269086A (en) | Blanking and black-level control-arrangement for video signals | |
| KR940020770A (en) | Kid Clamp Circuit Using Synchronous Signal Splitter | |
| KR920002121Y1 (en) | Video signal same period stabilizing circuit | |
| KR950004997A (en) | Horizontal Blanking Signal Correction Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020828 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |