JPS6392170A - Vertical synchronizing circuit - Google Patents
Vertical synchronizing circuitInfo
- Publication number
- JPS6392170A JPS6392170A JP23862786A JP23862786A JPS6392170A JP S6392170 A JPS6392170 A JP S6392170A JP 23862786 A JP23862786 A JP 23862786A JP 23862786 A JP23862786 A JP 23862786A JP S6392170 A JPS6392170 A JP S6392170A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- vertical
- vertical synchronization
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000002123 temporal effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受像機に使用する垂直同期回
路に関し、特に、弱電界時においても雑音に乱されるこ
となく垂直同期信号を検出できるものに関する。[Detailed Description of the Invention] [Field of Industrial Application] This invention relates to a vertical synchronization circuit used in a television receiver, and in particular, to a vertical synchronization circuit that can detect a vertical synchronization signal without being disturbed by noise even in a weak electric field. related to things.
テレビジョン受像機の垂直同期回路では、近年水平出力
パルスからのカウントダウンにより垂直出力パルスを作
る回路が用いられている。この方式を用いた場合、入力
される垂直同期信号を同期分離する際にすべての期間を
検出可能にすると、弱電界時において雑音により垂直出
力パルスが乱されて出力される。これを防ぐために第2
図に示すようにカウントダウン回路により垂直同期信号
の存在が期待される前後の期間を検出範囲とするパルス
6を作りこの範囲のみで検出を行っている。In recent years, vertical synchronization circuits for television receivers have used circuits that generate vertical output pulses by counting down from horizontal output pulses. When this method is used, if all periods are made detectable when the input vertical synchronizing signal is synchronously separated, the vertical output pulse is disturbed by noise and output when the electric field is weak. To prevent this, the second
As shown in the figure, a countdown circuit generates a pulse 6 whose detection range is the period before and after the expected presence of the vertical synchronization signal, and detection is performed only within this range.
従ってこの範囲を狭くすれば、雑音による乱れに対して
は強くなるが、スイッチオン時やチャンネル切替え時に
おける垂直同期の引き込みが遅くなる。また検出範囲の
後づ側のみを広くすると、垂直同期信号が入力されなか
った時は垂直出力パルスの周期は検出範囲の最後に出力
されるリセントパルスにより決まる。従って垂直同期信
号が弱電界時に抜けた時垂直同期信号の周期が長くなり
、垂直同期が乱れた状態となって画面が流れることがあ
るという欠点があった。Therefore, if this range is narrowed, the system will be more resistant to disturbances caused by noise, but the pull-in of vertical synchronization at switch-on or channel switching will become slower. Furthermore, if only the trailing side of the detection range is widened, when no vertical synchronization signal is input, the period of the vertical output pulse is determined by the recent pulse output at the end of the detection range. Therefore, when the vertical synchronizing signal is lost in a weak electric field, the period of the vertical synchronizing signal becomes long, and the vertical synchronization is disturbed, which may cause the screen to blur.
この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、垂直同期信号の同期検出範囲
を変えることにより弱電異時垂直同期信号が抜けた場合
でも垂直同期の乱れをなくすることができる垂直同期回
路を得ることを目的としている。This invention was made in order to solve the problems of the conventional ones as described above, and by changing the synchronization detection range of the vertical synchronization signal, it is possible to prevent vertical synchronization disturbance even when the weak electric irregular vertical synchronization signal is lost. The purpose is to obtain a vertical synchronization circuit that can be eliminated.
この発明に係る垂直同期回路は、水平出力パルのである
。The vertical synchronization circuit according to the present invention has a horizontal output pulse.
のみが可変できるから、弱電界時においても雑音に乱さ
れることなく垂直同期信号を検出することができる。Since only the vertical synchronization signal can be varied, the vertical synchronization signal can be detected without being disturbed by noise even in a weak electric field.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例による垂直同期回路の回路
図を示す。図において、1は入力で、垂直カウントダウ
ン回路(垂直出力パルス作成回路)からの、水平出力パ
ルスのカウントダウンにより得られるパルスであって、
カウントダウン回路がリセットされたときHiになり、
垂直同期の1周期口にlowになるパルスが入力される
。これは例えばテレビジョン標準方式のうちのB方式、
所謂PAL方式ではリセットパルスより312.5H目
にlowになるパルスである。2はNPN トランジス
タ、3は可変抵抗、4はコンデンサ、5はコンパレータ
である。6は垂直同期信号の検出範囲でH4になるパル
スで、7はAND回路であり、20は以上の各回路によ
り構成された垂直同期信号検出範囲調整用回路である。FIG. 1 shows a circuit diagram of a vertical synchronization circuit according to an embodiment of the present invention. In the figure, 1 is an input, which is a pulse obtained by counting down a horizontal output pulse from a vertical countdown circuit (vertical output pulse generation circuit),
Goes high when the countdown circuit is reset,
A low pulse is input at the start of one period of vertical synchronization. This is, for example, the B standard television system.
In the so-called PAL system, this pulse becomes low at 312.5H from the reset pulse. 2 is an NPN transistor, 3 is a variable resistor, 4 is a capacitor, and 5 is a comparator. 6 is a pulse that becomes H4 in the detection range of the vertical synchronization signal, 7 is an AND circuit, and 20 is a vertical synchronization signal detection range adjustment circuit constituted by each of the above circuits.
次に動作について説明する。Next, the operation will be explained.
第3図に示すように、入力1が入力されたとする。トラ
ンジスタ2は入力lがlowになったとき遮断状態にな
るためにトランジスタ2のコレクタはオープンとなる。Assume that input 1 is input as shown in FIG. Since the transistor 2 enters a cutoff state when the input l becomes low, the collector of the transistor 2 becomes open.
可変抵抗3の一方が電源■ccに接続されているため、
ノードaの電圧波形は可変抵抗3とコンデンサ4による
積分回路で第3図の9に示すような波形となる。コンパ
レータ5はあるスレッショルドレベル(vy*)でもっ
て入力を比較し、■7.4よりも低い入力のときは出力
がHi、逆に入力が高いときはlowを出力する。Since one side of the variable resistor 3 is connected to the power supply ■cc,
The voltage waveform at node a becomes a waveform as shown in 9 in FIG. 3 by an integrating circuit including variable resistor 3 and capacitor 4. Comparator 5 compares the inputs at a certain threshold level (vy*), and outputs Hi when the input is lower than 7.4, and outputs Low when the input is high.
従ってその出力は第3図の10に示すような波形となる
。そしてAND回路7にはコンパレータ出力10ととも
に第3図(d)の信号(第2図(b)と同じ)を入力す
ることにより、第3図(e)のパルス8が出力端子18
に出力される。Therefore, its output has a waveform as shown at 10 in FIG. By inputting the signal of FIG. 3(d) (same as FIG. 2(b)) together with the comparator output 10 to the AND circuit 7, the pulse 8 of FIG. 3(e) is output to the output terminal 18.
is output to.
また可変抵抗3値を大きくすることにより、第3図(′
b)に示すノード9の立ち上がりが遅くなり、コンパレ
ータ出力10のHiがらlowに変わる時間が遅くなる
が、可変抵抗3.コンデンサ4の値は第4図に示すよう
にコンパレータ出力1oが垂直同期信号検出範囲6をカ
バーするように選べばよい。さらに可変抵抗3をOΩに
しても垂直同期信号の検出範囲の後ろ側が垂直同期信号
の周期より短くなることはないので、垂直同期が外れる
ことはない。In addition, by increasing the three values of variable resistor, it is possible to
Although the rise of the node 9 shown in b) is delayed and the time for the comparator output 10 to change from high to low is delayed, the variable resistor 3. The value of the capacitor 4 may be selected so that the comparator output 1o covers the vertical synchronizing signal detection range 6 as shown in FIG. Furthermore, even if the variable resistor 3 is set to OΩ, the rear side of the detection range of the vertical synchronizing signal will not become shorter than the period of the vertical synchronizing signal, so vertical synchronization will not be lost.
これにより、垂直同期信号の検出範囲の後ろ側のみ可変
でき、垂直同期信号に等しい周期(第2図の8)からカ
ウントダウンによる周期に等しい周期(第2図の6)ま
で可変できる。As a result, only the rear side of the detection range of the vertical synchronization signal can be varied, and the period can be varied from a cycle equal to the vertical synchronization signal (8 in FIG. 2) to a cycle equal to the countdown cycle (6 in FIG. 2).
またこの機能を使用しない時はノード9をグランド(l
ow)にしておけばよい。Also, when not using this function, connect node 9 to ground (l
ow).
なお上記実施例では、可変抵抗値を変化することにより
垂直同期信号の検出範囲を可変するようにしたが、可変
抵抗3を可変するのみでなく、コンパレータ5のVt1
4を可変してもよく、上記実施例と同じ機能が得られる
ことは言うまでもない。In the above embodiment, the detection range of the vertical synchronizing signal is varied by changing the variable resistance value.
It goes without saying that the number 4 may be varied and the same function as in the above embodiment can be obtained.
以上のように、この発明に係る垂直同期回路によれば、
カウントダウン方式の垂直同期回路において電圧ホール
ド機能を付加して、垂直同期信号の検出範囲の後ろ側の
みを可変できるようにしたので、弱電界時の垂直同期の
乱れが軽減されるという効果がある。As described above, according to the vertical synchronization circuit according to the present invention,
By adding a voltage hold function to the countdown type vertical synchronization circuit, it is possible to vary only the rear side of the detection range of the vertical synchronization signal, which has the effect of reducing disturbances in vertical synchronization during weak electric fields.
第1図は本発明の一実施例による垂直同期回路を示す図
、第2図は従来の垂直同期回路の問題点を説明するため
の波形図であり、第2図(a)は垂直同期信号を示す図
、第2図山)は垂直同期信号の周期を示すパルスを示す
図、第2図(C)はカウントダウンによる周期を示すパ
ルスを示す図である。第3図は第1図の各部の波形を示
す図であり、第3図(a)は入力信号を示す図、第3図
(blはノード9の電圧変化を示す図、第3図(C)は
コンパレータ出力を示す図、第3図Td)は垂直同期信
号の検出範囲を示す信号の波形図、第3図(e)は第1
図の回路の出力信号を示す図である。第4図は積分定数
を変更したときの第1図の各部の信号を示す図であり、
第4図(a)は第1図の入力信号を示す図、第4図山)
は垂直同期信号の検出範囲を示す図、第4図(C)はコ
ンパレータ出力を示す図である。
図において、2はNPN)ランジスタ、3は可変抵抗、
4はコンデンサ、5はコンパレータ、7はAND回路、
20は垂直同期信号検出範囲調整用回路である。FIG. 1 is a diagram showing a vertical synchronization circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the problems of the conventional vertical synchronization circuit, and FIG. 2(a) is a vertical synchronization signal FIG. 2(C) is a diagram showing pulses indicating the cycle of the vertical synchronizing signal, and FIG. 2(C) is a diagram showing pulses indicating the cycle due to countdown. 3 is a diagram showing the waveforms of each part in FIG. 1, and FIG. 3(a) is a diagram showing the input signal, FIG. ) is a diagram showing the comparator output, Figure 3(e) is a signal waveform diagram showing the detection range of the vertical synchronizing signal,
FIG. 3 is a diagram showing output signals of the circuit shown in the figure. FIG. 4 is a diagram showing the signals of each part in FIG. 1 when the integral constant is changed,
Figure 4 (a) is a diagram showing the input signal of Figure 1, Figure 4 (mountain)
4 is a diagram showing the detection range of the vertical synchronizing signal, and FIG. 4(C) is a diagram showing the comparator output. In the figure, 2 is an NPN) transistor, 3 is a variable resistor,
4 is a capacitor, 5 is a comparator, 7 is an AND circuit,
20 is a vertical synchronization signal detection range adjustment circuit.
Claims (1)
パルスを作成する垂直出力パルス作成回路と、 上記垂直出力パルスより垂直同期信号の検出範囲を示す
信号を作成しかつ該信号の後縁のみその時間的位置を調
整可能とするための垂直同期信号検出範囲調整用回路と
を備えたことを特徴とする垂直同期回路。(1) A vertical output pulse creation circuit that creates a vertical output pulse by counting down the horizontal output pulse, and creates a signal indicating the detection range of the vertical synchronization signal from the vertical output pulse, and only the trailing edge of the signal and its temporal position. A vertical synchronization circuit comprising: a vertical synchronization signal detection range adjustment circuit for adjusting the vertical synchronization signal detection range.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23862786A JPS6392170A (en) | 1986-10-06 | 1986-10-06 | Vertical synchronizing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23862786A JPS6392170A (en) | 1986-10-06 | 1986-10-06 | Vertical synchronizing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6392170A true JPS6392170A (en) | 1988-04-22 |
Family
ID=17032955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23862786A Pending JPS6392170A (en) | 1986-10-06 | 1986-10-06 | Vertical synchronizing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6392170A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309570A (en) * | 1988-06-08 | 1989-12-13 | Toshiba Corp | Vertical synchronization reproducing circuit |
-
1986
- 1986-10-06 JP JP23862786A patent/JPS6392170A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309570A (en) * | 1988-06-08 | 1989-12-13 | Toshiba Corp | Vertical synchronization reproducing circuit |
JP2933221B2 (en) * | 1988-06-08 | 1999-08-09 | 株式会社東芝 | Vertical synchronous playback circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0572740B1 (en) | Auxiliary video data slicer | |
US3899635A (en) | Dual mode deflection synchronizing system | |
US4198651A (en) | Television reference signal digital indentification system | |
JPH03117995A (en) | Chrominance signal contour correction device | |
US5432559A (en) | Self-adjusting window circuit with timing control | |
US4636860A (en) | Picture display device comprising a noise detector | |
JPS6392170A (en) | Vertical synchronizing circuit | |
KR960007644B1 (en) | Line synchronizing circuit in a picture display device | |
US3654495A (en) | Pulse producing circuit | |
US4600944A (en) | Low cost synchronizing signal separator | |
KR930011507B1 (en) | Tv-receiver having gate pulse generator | |
JPS61172494A (en) | Burst gate pulse generator | |
US3801828A (en) | Pulse width discriminator | |
US5003391A (en) | Circuitry for processing a synchronizing signal | |
JPH0262078B2 (en) | ||
EP0040275B1 (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
JP2963915B2 (en) | Sync separation circuit | |
JP2506649B2 (en) | Vertical synchronizer | |
US3740473A (en) | Television receiver having a phase comparison circuit and a gain control circuit | |
US4975774A (en) | Art processor in a picture-in-picture system | |
US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
JP3252968B2 (en) | Vertical sync separation circuit | |
JPS5841709B2 (en) | Clamps | |
KR19980703637A (en) | Vertical synchronization signal detector | |
JPH0353672A (en) | Signal discriminator |