KR930003008B1 - 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어시스템 - Google Patents
스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어시스템 Download PDFInfo
- Publication number
- KR930003008B1 KR930003008B1 KR1019900011536A KR900011536A KR930003008B1 KR 930003008 B1 KR930003008 B1 KR 930003008B1 KR 1019900011536 A KR1019900011536 A KR 1019900011536A KR 900011536 A KR900011536 A KR 900011536A KR 930003008 B1 KR930003008 B1 KR 930003008B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- inverter
- pulse width
- width modulation
- output
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000006698 induction Effects 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Abstract
내용 없음.
Description
제 1 도는 일반적인 펄스폭 변조 인버터부에서 제5, 7, 11차 고조파 성분을 제거하기 위한 상전압(Phase Voltage)파형도.
제 4 도는 본 발명 펄스폭 변조 인버터 제어 시스템 구성도.
제 5 도는 제 4 도의 전압/주파수 변환부 및 반송파발생부의 상세 회로도.
제 6 도는 제 4 도의 전압제어부 및 펄스폭 변조 패턴 발생부의 상세 회로도.
제 7 도 a 내지 j는 제 4 도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기준속도 발생부 2 : 전압/주파수변환부 및 반송파발생부
3 : 펄스폭변조 패턴발생부 4 : 전압제어부
5 : 인버터구동부 6 : 인버터부
7 : 컨버터부 8 : 고장검출부
본 발명은 셀렉티드 하모닉 엘리미네이션 펄스폭 변조(SHE PWM : Selected Hormonics Pulse Width Modulation)인버터에서 스위칭각 특성을 선형화하여 이를 반송파로 이용한 인버터 제어 시스템에 관한 것으로, 특히 마이크로 프로세서를 이용한 기존의 펄스폭 변조 인버터에서는 사용주파수가 높을수록, 혹은 제거하고자 하는 고조파 성분이 많을 수록 스위칭각 계산시간이 문제가 되며, 출력전압변화에 따른 스위칭각을 저장할 많은 기억소자가 소요된다. 또한 부하 변동이 심한 곳에서 인버터를 사용할 경우, 마이크로 프로세서는 외란에 의해 오동작을 일으킬 수도 있다. 본 발명은 스위칭각() 특성을 선형화하여 이를 반송파로 사용함으로써 스위칭각을 계산할 시간이나 스위칭패턴을 저장할 기억소자가 필요없는 간략하면서도 성능이 우수한 펄스폭 변조인버터 제어 시스템에 관한 것이다.
종래의 아날로그 방식을 이용한 펄스폭 변조 인버터는 전압 및 주파수를 동시에 제어할수 있어 언 인터럽터블파워 서플라이(Uninterruptable power supply) 및 유도전동기의 속도제어등에 널리 이용되고 있으나, 요구되는 출력전압과 주파수의 변화에 따라 반송파의 진폭 및 주파수를 변화시키면서 3상의 각상(U, V, W)이 120°위상차를 유지하는 반송파와 서로 동기시키기 위하여 제어회로가 매우 복잡하였다. 뿐만아니라 펄스폭 변조 인버터는 스위칭소자의 스위칭 작용으로 인하여 많은 고조파를 발생시켜 유도전동기의 진동 및 발열의 원인이 되며 토크리플(Torque Ripple) 및 전기, 자기적 잡음을 야기시키게 되고, 이러한 출력전압의 고조파 성분을 줄이기 위하여 주파수비(R=반송파주파수/변조파주파수)를 증가시켜야 하며, 이에 따라 스위칭 소자의 손실도 증가하게 되었다. 이와같이 스위칭소자의 손실을 줄이고 고조파 성분을 제거하기 위하여 최적 펄스폭 변조(optimized pulse width modulation) 및 셀렉티드 하모닉 엘리미네이션 펄스폭 변조(SHE PWM)인버터가 안출된 바 있으나 셀렉티드 하모닉 엘리미네이션 펄스폭 변조 인버터는 마이크로 프로세서를 이용하여 원하는 고조파 성분을 선택적으로 제거할 수 있지만 출력전압 및 주파수의 변화에 따라 필요한 스위칭각을 계산하는 시간이 많이 소요되기 때문에 정확한 스위칭패턴(Switching Pattern)을 구하기가 어려우며, 특히 상용 주파수(60Hz)보다 높은 주파수에서 응용할 경우 마이크로 프로세서의 처리속도가 문제가 된다.
최근에 부분적으로 사용되고 있는 고속 마이크로 프로세서는 가격이 비싸 범용으로 사용하기가 곤란하다. 또한 부하변동이 심한 환경에서 인버터를 사용할 경우 외란에 의한 마이크로 프로세서의 오동작이 발생하기도 하였다.
이러한 문제점을 해결하기 위하여 고조파의 영향을 억제하고, 마이크로 프로세서의 계산시간을 줄이며, 특히 펄스폭 변조 스위칭각을 사전에 미리 구하여 이것을 반송파에 관한 데이타로 변환시켜서 롬(ROM)에 저장한 후 마이크로 프로세서를 사용하지 않고서도 간단히 실현할 수 있는 펄스폭 변조 교류 초퍼 방식이 있으나 이 또한 출력전압 및 주파수의 변화에 따라 스위칭각을 룩업테이블(look-up table)에 저장해야 하기 때문에 사용주파수가 높거나 제거하고자 하는 고조파 성분이 많을수록 많은 기억 소자를 필요로 하는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 감안하여 마이크로 프로세서를 사용하지 않고, 스위칭각 특성을 선형화하여 이를 반송파로 사용함으로써 스위칭각을 계산할 시간이나 스위칭 패턴을 저장할 기억소자가 필요없는 간략한 셀렉티드 하모닉 펄스폭 변조 인버터를 제공하기 위한 것으로, 즉, 3상 인버터의 5, 7, 11차 고조파 성분을 제거할 경우 요구되는 출력전압의 변화에 따라 4개의 스위칭각의 결정이 필요하며 이 4개의 스위칭각 특성을 2개의 모양이 다른 동기화된 삼각파로 선형화하고, 이것을 2개의 반송파로 사용 스위칭각을 손쉽게 구하여 유도전동기의 속도를 제어하도록 창안한 것으로, 이하 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
제 1 도는 일반적으로 펄스폭 변조 인버터에서 제5, 7, 11차 고조파 성분을 제거하기 위한 상전압(Phase Voltage) 파형도로서, 3상 인버터에서 구형파의 전원을 만들어 부하(유도전동기)에 공급하면 많은 고조파들에 의하여 효율이 떨어진다.
따라서 제 1 도와 같이 좁은폭(T1)의 펄스를 구형파 내에서 발생시키면 고조파 영향이 비교적 큰 저차(제5, 7, 11차) 고조파 성분을 제거할 수 있다. 즉, 제1도와 같이주기(0∼90°전기각)동안에 4개의 스위칭각( 1- 4)이 존재할 때 제5, 7, 11차 고조파 성분을 다음식으로부터 제거할 수 있다.
그러나 상기와 같은 기본파 전압 변화에 따라 스위칭각( 1- 4)값을 변화시켜 고조파 성분을 제거하기 위해서는 각 기본파 전압에 대한 스위칭각( 1- 4)값들을 룩업테이블 저장하여 마이크로 프로세서에 의해 스위칭패턴을 구해야 하므로 마이크로 프로세서의 처리속도가 문제가 되고 스위칭각( 1- 4)값들을 저장할 기억소자가 필요하다.
따라서 본 발명은 제5, 7, 11차 기본 고조파 성분을 제거하기 위하여 상기 제 1 도와 같이 4개의 스위칭각( 1- 4)을 구하고 이때의 스위칭각( 1- 4) 특성(제 2 도)을 제 3 도와 같이 서로 모양이 다른 2개의 삼각파로 선형화한 다음 이것을 2개의 반송파로 사용하여 스위칭각을 손쉽게 구하도록 한 것이다.
즉, 제 3 도는 제 2 도의 스위칭각( 1- 4) 특성을 2개의 삼각파로 선형화 하였을 경우의 스위칭각( 1- 4) 특성을 나타낸 것이다. 여기서 삼각파로 선형화한 스위칭각( 1- 4) 특성은 다음과 같이 표현할 수 있다.
이상의 특성을 고려할때 제 3 도의 2 개의 삼각파형을 반송파(Carrier)로 사용함으로써 출력전압 및 주파수 변화에 따른 스위칭각( 1- 4)값을 기억시킬 많은 기억소자가 필요치 않으며, 매순간 스위칭각을 계산할 필요도 없는 간단하면서도 비교적 최적 펄스폭 변조 인버터 특성에 근사한 인버터를 실현할 수 있다.
이를 구현하기 위한 시스템 구성을 제 4 도를 참조하여 상세히 설명하면 다음과 같다.
제 4 도는 본 발명 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어 시스템 구성도로서, 이에 도시한 바와같이 3상교류전원(U, V, W)을 입력하여 이를 전파 정류시키고 평활시키는 컨버터부(7)와, 상기 컨버터부(7)로부터 출력된 직류전원을 다시 3상 교류전원으로 변환시키기 위하여 전계효과 트랜지스터 및 다이오드(도시하지 않았음)로 구성한 인버터부(6)와, 상기 인버터부(6)의 출력전원에 따라 구동되는 3상 유도전동기(9)와, 상기 인버터부(6)의 출력전압(Vf)과 3상 유도전동기(9)의 기준속도에 해당한 기준직류전압(Vref)을 출력하는 기준속도발생부(1)의 출력전압을 제어하는 전압제어부(4)와, 상기 기준속도발생부(1)의 기준직류전압(Vref)에 해당하는 주파수의 구형파를 발생시킴과 아울러 이 구형파에 동기되는 삼각파를 발생하는 전압/주파수변환부 및 반송파발생부(2)와, 상기 전압/주파수변환부 및 반송파발생부(2)의 출력주파수 및 전압제어부(4)의 제어전압(Ve)을 비교하여 펄스패턴을 발생하는 펄스폭변조패턴발생부(3)와, 상기 펄스폭변조패턴발생부(3)의 출력펄스에 따라 상기 인버터부(6)를 제어하는 인버터구동부(5)와, 상기 기준속도발생부(1)의 출력전압과, 과전압, 과전류, 시스템의 온도 및 이들의 고장검출신호(a, b, c)의 입력에 따라 제어신호(Ⅰ)를 출력하여 시스템 전체를 제어하는 고장검출부(8)로서 구성한다.
제 5 도는 제 4 도의 전압/주파수변환부(2) 및 반송파발생부(2)의 상세회로도로써, 이에 도시한 바와같이 기준속도발생부(1)로부터 출력된 기준 직류전압(Vref)을 적분하여 각각의 반송파를 발생하는 저항(R1-R3), (R10-R12), 콘덴서(C1), (C2) 및 연산증폭기(A1), (A2)로된 적분회로부(21), (21a)와, 상기 적분회로부(21), (21a)의 출력전압을 전원단자(Vcc)로부터 인가된 기준전압과 비교하여 클럭펄스를 발생하는 저항(R5-R8), (R15-R18), 비교기(CO1), (CO2) 및 제너다이오드(ZD1, ZD2), (ZD3, ZD4)로된 비교부(22), (22a)와, 상기 비교부(22), (22a)의 클럭펄스전위에 따라 구동되어 적분 회로부(21), (21a)의 콘덴서(C1), (C2), 전압을 충, 방전시키는 저항(R4, R9), (R13, R14) 및 트랜지스터(TR1), (TR2)로된 스위칭부(23), (23a)와, 상기 스위칭부(23), (23a)사이에 연결되어 적분회로부(21), (21a)의 출력파형을 동기화시키는 다이오드(D1), (D2)로서 구성한다.
제 6 도는 제 4 도의 펄스폭변조패턴발생부(3)와 전압제어부(4)의 상세회로도로서, 이에 도시한 바와같이 인버터부(6) 및 기준속도발생부(1)의 기준직류전압(Vref)을 제어하여 제어전압(Ve)을 출력하는 저항(R19-R23), 콘덴서(C3), 차동증폭기(OP1)로된 전압제어부(4)와, 상기 전압제어부(4)의 출력 전압 및 전압/주파수변환부 및 반송파발생부(2)의 반송파를 비교하여 펄스패턴을 발생하는 비교기(CO3), (CO4), 로직 회로(IC1)로된 펄스폭변조패턴발생부(3)로서 구성한다.
이와같이 구성된 본 발명의 작용, 효과를 제 7 도를 참조하여 상세히 설명하면 다음과 같다.
3상 교류전압(U, V, W)은 컨버터부(7)를 통해 전파 정류되고, 평활된 후 인버터부(6)의 입력측에 인가되고, 이때 펄스폭변조패턴발생부(3)의 제어를 받는 인버터구동부(5)에서 펄스신호가 출력된 후 인버터부(6)의 전계효과트랜지스터를 선택적으로 스위칭시키게 되므로 그의 입력측에 인가된 직류전원은 다시 교류전원으로 교환되어 3상 유도전동기(9)를 제어하게 되는데 이때 기준속도발생부(1)에서는 3상 유도전동기(9)의 기준속도에 해당하는 기준직류전압(Vref)을 출력하게 되고, 이 기준직류전압(Vref)은 전압/주파수변환부(2) 및 반송파발생부(2)에 구성된 각각의 적분회로부(21), (21a)의 저항(R1), (R10)을 통하여 연산증폭기(A1), (A2)의 반전단자(-)에 인가됨과 아울러 저항(R2), (R3), (R11), (R12)을 통해로 전압강하된 후 그 연산증폭기(A1), (A2)의 비반전단자(+)에 인가된다.
따라서 연산증폭기(A1), (A2)의 출력에서는 마이너스전위가 출력되어 비교부(22), (22a)에 구성된 비교기(CO1), (CO2)의 반전 단자(-)에 인가되고, 동시에 적분회로부(21), (21a)의 콘덴서(C1), (C2)에 서서히 충전을 하게되므로 그 적부회로부(21), (21a)의 출력단자(A), (B)에서는 제 7 도의 e 및 g와 같은 반송파 파형이 저항(R1), (R10)과 콘덴서(C1), (C2)의 시정수에 의해 정해진 기울기로 서서히 감소하게 된다.
이때 연산증폭기(A1), (A2)에서 출력된 마이너스전위가 비교부(22), (22a)의 저항(R5), (R6), (R15), (R16)을 통한 전원잔자(Vcc)의 기준전압보다 전위가 낮으면 비교기(CO1), (CO2)의 출력에서는 제 7 도에의 a와 같은 클럭펄스인 하이(H)전위가 출력되고, 이 하이(H)전위는 저항(R8)을 통해 클럭단자(C)에 인가됨과 아울러 스위칭부(23)의 저항(R9)을 통해 트랜지스터(TR1)를 턴-온 시키게 되고, 다이오드(D1)의 캐소우드에 인가된다.
한편, 비교기(CO2)의 하이(H)전위는 저항(R18)을 통해 다이오드(D2)의 캐소우드에 역바이어스로 걸리기 때문에 전원단자(Vcc)의 전원이 스위칭부(23a)의 저항(R14)을 통해 트랜지스터(TR2)를 턴-온시키게 된다. 이에 따라 적분회로부(21), (21a)의 저항(R1), (R10)을 통한 기준직류전압(Vref)과 콘덴서(C1), (C2)에 충전된 전압이 스위칭부(23), (23a)의 저항(R4), (R13)과 트랜지스터(TR1), (TR2)를 통해 접지로 흐르게 되므로 연산증폭기(A1), (A2)의 반전단자(-)에는 거의 제로(zero)전압이 걸리게 되고, 비반전단자(+)에는로 전압강하된 기준직류전압(Vref)이 걸리게 되어 그 연산증폭기(A1), (A2)에서는 플러스전위가 출력되고, 이 플러스 전위는 다시 콘덴서(C1), (C2)에 서서히 충전됨과 동시에 적분회로부(21), (21a)의 출력단자(A)(B)에서는 반송파 파형이 일정 기울기로 서서히 증가하다가 적분회로부(21), (21a)의 출력이 초대가 되면 즉, 콘덴서(C1), (C2)의 충전이 완료되면 비교기(CO1), (CO2)는 적분회로부(21), (21a)의 출력전압과 전원단자(Vcc)의 기준전압을 비교하게 되는데 이때 적분회로부(21), (21a)의 출력전압이 전원단자(Vcc)의 기준전압보다 전위가 크므로 비교기(CO1), (CO2)는 로우(L) 전위를 출력하게 되고, 이 로우(L)전위는 다이오드(D1), (D2)의 캐소우드에 인가됨과 동시에 스위칭부(23)의 저항(R9)을 통해 트랜지스터(TR1)의 베이스에 인가되어 그 트랜지스터(TR1)를 오프시키게 되고, 또한 다이오드(D1), (D2)를 통한 로우(L) 전위는 트랜지스터(TR2)의 베이스에 인가되므로 그 트랜지스터(TR2)가 오프된다.
따라서 연산증폭기(A1), (A2)의 반전단자(-)에는 직류기준전압(Vref)이 인가되고, 그의 출력단자에서는 마이너스전위가 출력되어 적분회로부(21), (21a)의 출력단자(A), (B)에서는 동기화된 반송파 파형이 제 7 도의 e 및 g와 같이 출력되어 펄스폭변조패턴발생부(3)에 구성된 각각의 비교기(CO3), (CO4)의 비반전단자(+)에 인가된다.
한편 상기 인버터부(6)에서 검출된 출력전압(Vf)은 전압제어부(4)에 구성된 저항(R19), (R20)과 콘덴서(C3)를 통해 차동증폭기(OP1)의 반전단자(-)에 인가되고, 또한 기준속도 발생부(1)의 기준직류전압(Vref)은 저항(R21), (R22)을 통해 전압강하된 후 차동증폭기(OP1)의 반전단자(-)에 인가되므로 차동증폭기(OP1)는 그의 비반전단자(+)와의 차를 증폭한 후 제 7 도의 f와 같은 제어전압(Ve)을 출력하게 되고, 이 제어전압(Ve)은 전압/주파수변환부 및 반송파발생부(2)의 적분회로(21), (21a)에서 출력된 반송파 파형과 펄스폭변조패턴발생부(3)의 비교기(CO3), (CO4)에서 비교되는 데 이때 제어전압(Ve)이 적분회로부(21), (21a)에서 출력된 반송파 파형보다 크면 비교기(CO3), (CO4)의 출력단자(D), (E)에서는 제 7 도의 h 및 i와 같은 펄스패턴의 로우(L)전위가 출력되고, 반대로 반송파 파형이 크면 펄스패턴의 하이(H)전위가 출력된다.
상기 펄스패턴은 제 7 도의 b 내지 d와 같은 로직패턴과 로직회로(IC1)에서 앤드화되어 최종적으로 펄스폭변조 패턴발생부(3)의 출력단자(F)에서 제 7 도의 j와 같은 펄스신호가 출력된다.
여기서 제 7 도의 b 내지 d는 스위칭각 특성과 속도기준치를 비교해서 구해지는 펄스 패턴으로부터 출력 패턴을 구하기 위한 로직 패턴으로 이는 롬(ROM)에 저장되어 있는 것이다.
이와 같이 펄스폭변조패턴발생부(3)에서 출력된 펄스신호는 인버터구동부(5)를 제어하게 되고, 인버터구동부(5)는 인버터부(6)에 구성된 전계효과 트랜지스터를 온-오프시키게 되므로 컨버터부(7)의 직류전원이 다시 교류전원으로 변환되어 3상 유도전동기(9)를 제어하게 된다.
여기서 고장검출부(8)는 기존속도발생부(1)에서 직류기준 전압이 잘못 발생되거나 또는 과전압, 과전류, 시스템의 온도 및 이들의 고장검출신호(a, b, c)가 입력되면 제어신호(I)를 출력하여 시스템 전체를 중지시키게 된다.
이상에서 상세히 설명한 바와같이 본 발명은 마이크로 프로세서를 사용하지 않고, 스위칭각 특성을 선형화하여 이를 반송파로 사용함으로써 스위칭각 계산시간 및 스위칭 패턴을 저장할 기억소자가 필요없이 스위칭각을 하드웨어적으로 손쉽게 구하여 유도전동기를 제어할 수 있는 특징이 있다.
Claims (2)
- 3상 교류전원을 컨버터부(7)에서 전파정류시키고, 인버터부(6)에서 인버터구동부(5)의 제어신호에 의해 다시 교류전원으로 변환시켜 3상 유도전동기(9)를 제어하는 펄스폭 변조 인버터 제어 시스템에 있어서, 상기 인버터부(6)의 출력전압과 기준속도 발생부(1)의 출력전압을 제어하는 전압제어부(4)와, 상기 기준속도발생부(1)의 출력전압에 해당하는 주파수를 발생시킴과 아울러 그 주파수에 동기되는 삼각파를 발생하는 전압/주파수변환부 및 반송파발생부(2)와, 상기 전압/주파수변환부 및 반송파발생부(2)의 출력 및 전압제어부(4)의 출력전압을 비교하여 인버터구동부(5)를 제어하는 펄스폭변조패턴발생부(3)로서 구성함을 특징으로 한 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어 시스템.
- 제 1 항에 있어서, 전압/주파수변환부 및 반송파발생부(2)는 기준속도발생부(1)의 기준직류전압을 적분하여 반송파를 발생하는 적분회로부(21), (21a)와, 상기 적분회로부(21), (21a)의 출력전압과 기준전압을 비교하여 펄스를 발생하는 비교부(22a), (22a)와, 상기 비교부(22), (22a)의 펄스전위에 따라 구동되어 콘덴서(C1), (C2)에 전압을 충, 방전시키는 스위칭부(23), (23a)와 상기 스위칭부(23), (23a)에 연결되어 적분회로부(21), (21a)의 반송파 파형을 동기화시키는 다이오드(D1), (D2)로서 구성됨을 특징으로 한 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어 시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900011536A KR930003008B1 (ko) | 1990-07-28 | 1990-07-28 | 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900011536A KR930003008B1 (ko) | 1990-07-28 | 1990-07-28 | 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920003651A KR920003651A (ko) | 1992-02-29 |
KR930003008B1 true KR930003008B1 (ko) | 1993-04-16 |
Family
ID=19301754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900011536A KR930003008B1 (ko) | 1990-07-28 | 1990-07-28 | 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930003008B1 (ko) |
-
1990
- 1990-07-28 KR KR1019900011536A patent/KR930003008B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920003651A (ko) | 1992-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7660139B2 (en) | Output power factor control of pulse-width modulated inverter | |
EP0500789B1 (en) | An uninterrupted power supply system having improved power factor correction circuit | |
Rahman et al. | Analysis of current controllers for voltage-source inverter | |
US4354223A (en) | Step-up/step down chopper | |
US20060133120A1 (en) | Three-phase ac-to-dc-to-ac converter | |
US5253157A (en) | Half-bridge inverter with capacitive voltage equalizer | |
EP1921740B1 (en) | Power converter control | |
KR20060131755A (ko) | 모터 제어 장치와 그 рwm 인버터의 변조파 지령 작성방법 | |
EP0307719B1 (en) | Power source apparatus | |
US6005784A (en) | Voltage type inverter device and method of controlling the same | |
Bin et al. | A novel approach to design of a power factor correction and total harmonic distortion reduction-based BLDC motor drive | |
JP3070606B1 (ja) | 電力変換装置 | |
JPS63224698A (ja) | 電動機の速度制御装置 | |
JP2527911B2 (ja) | Pwmコンバ―タ | |
JPH0634577B2 (ja) | 電源装置 | |
KR930003008B1 (ko) | 스위칭각 특성 선형화 방식에 의한 펄스폭 변조 인버터 제어시스템 | |
JP3295929B2 (ja) | 直流電源装置 | |
US6018224A (en) | Anti-clipping circuit for induction motor drive system | |
JP3246584B2 (ja) | Ac/dcコンバータ | |
Chatterjee et al. | A Front End Vienna Rectifier with SPWM Inverter Using dsPIC for Induction Motor Drive | |
JP3617166B2 (ja) | 交流電源装置 | |
JPH0652998B2 (ja) | 交流電動機給電用3相インバ−タの制御電圧を制御する方法及び装置 | |
Futó et al. | Empirical compensation of low order harmonics due to flat top modulation the" BATMAN" modulator | |
JPH10164845A (ja) | Pwm式順変換装置 | |
JP2632587B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990106 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |