KR930002832Y1 - Vtr의 콘트롤 펄스 기록 및 재생회로 - Google Patents

Abstract

내용 없음.

Description

VTR의 콘트롤 펄스 기록 및 재생회로

제1도는 본 고안의 블럭도.

제2도는 본 고안의 회로도.

제3도는 종래의 회로도.

제4도는 제2 및 제3도의 각 부분에 대한 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

IC₁: 서보 직접회로 IC₂: 마이크로프로세서

1 : CT 재생회로 2 : CT 기록회로

CTH : 콘트롤 펄스헤드 G₁,G₂: 배라 OR 게이트

R₃,R₄: 저항 C₃: 콘덴서

본 고안은 VTR의 콘트롤 펄스 기록 및 재생회로에 관한 것으로서, 특히 콘트롤 펄스 방식에 의한 기능을 실현하기 위하여 콘트롤 펄스의 듀티(duty)를 원하는 상태로 가변 기록할 수 있게 하고, 기록된 콘트롤 펄스 위에 원하는 데이타를 기록할 수 있게한 것에 주안점을 둔 것이다.

종래의 VTR의 콘트롤 펄스 기록 및 재생회로는 제3도에 나타낸 바와 같이 서로 집적회로(IC) 녹화 콘트롤 펄스 출력단자(CT)에 병렬로 접속시킨 역방향 다이오드(D₁,D₂)와, 이외 녹화 콘트롤 펄스 출력이 저항(R₁)과 콘덴서(C₁)를 거쳐 콘트롤 펄스 헤드(CTH)에 인가되도록 연결하는 동시에, 콘덴서(C₂)를 통해 재생 콘트롤 펄스 증폭기(OP)에 인가되도록 연결하고, 이 증폭기(OP)의 출력을 서보 집적회로(IC)의 재생 콘트롤 펄스 단자(CTP)에 연결하여서 된 것으로서, 이의 동작 관계에 있어서는 먼저 VTR이 녹화 모드로 선택되면 서보 집적회로(IC)의 녹화 콘트롤 펄스 출력단자(CT)로부터 제4a도와 같은 록화콘트롤 펄스 파형이 출력되고, 이는 다시 저항(R₁) 및 콘덴서(C₁)를 통하여 콘트롤 펄스헤드(CTH)에 인가되는데, 이때 저항(R₁) 및 콘덴서(C₁)에 의해 콘트롤펄스 헤드(CTH)의 입력 단자(a)에는 녹화 콘트롤펄스의 미분 파형인 제3b도와 같은 파형이 인가되어 정(+), 부(-) 펄스 부분의 콘트롤 펄스 트랙에 N, S극으로 콘트롤 펄스가 기록되어 진다.

이때, 저항(R₁)은 콘트롤 펄스 헤드(CTH)에 흐르는 전류를 제한하여 적정 기록 전류가 되도록 하는 역할을 하며 다이오드(D₁,D₂)는 반대방향으로 병렬로 접속되어 있으므로서 녹화 콘트롤 펄스의“하이”, “로우”일때 다이오드(D₁,D₂)가 각각 도통된다.

그리고, 재생 모드일 때는 콘트롤 펄스 헤드에 의하여 감지된 재생 콘트롤 펄스는 콘덴서(C₂)를 통하여 재생 콘트롤 펄스 증폭기(OP)에 인가되어 충분한 레벨로 증폭된후 서보 집적회로(IC)의 재생콘트롤 펄스 입력단자(CTP)에 입력되어 캡스톤(capstan)개의 제어 목적으로 사용된다.

이때 콘트롤 펄스 헤드(CTH)로 부터 유기되는 콘트롤 펄스의 레벨은 0.6V미만이므로 다이오드(D₂)를 도통시키지 못하여 녹화 콘트롤 펄스 출력단자(CT)는 개방된 상태로 있게 된다.

그러나, 이와 같은 종래의 회로에 의해서는 콘트롤 펄스 기록 재생은 가능하지만, 콘트롤 코팅방식은 실현할 수가 없게 된다.

즉, 녹화 콘트롤 펄스의 듀티를 가변 시킬수가 없으며 재생중에도 기존의 콘트롤 펄스에 재기록을 시킬 수 없게 되는 문제점을 가지고 있었다.

따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하고자, 콘트롤 펄스의 듀티를 원하는 상태로 가변시킬 수 있게 하고, 기록된 콘트롤 펄스위에 원하는 데이타를 기록할 수 있게한 것으로서, 이를 첨부도면에 따라서 설명하면 다음과 같다.

제1도 및 제2도에서와 같이 서보 집적회로(IC₁)의 녹화 콘트롤 펄스 단자(CT)와, 마이크로프로세서(IC₂)의 녹화 콘트롤펄스 단자(CT)를 접속하고, 이 단자점에서 콘덴서(C₃)와 저항(R₃)을 거쳐 콘트롤펄스 재생회로(1)에 입력시키는 동시에 마이크로 스위치(SW)의 단접 단자(f)에 연결한다.

또한, 마이크로 프로세서(IC₂)의 데이타 단자(D)를 배타 즉 OR 게이트(G₁)(G₂)의 입력에 접속하여 배타 OR 게이트(G₁)의 출력은 저항(R₄)을 거쳐 마이크로 스위치(SW)의 단접단자(g)에 연결하고 다른 배타 OR 게이트 (G₂)의 출력은 마이크로 스위치(SW)의 동접 단자(h)를 접속시킨 콘트롤 헤드(CTH)에 연결하고, 마이크로프로세서(IC₂)의 표준/데이타 단자(N/D)는 상기 마이크로 스위치(SW)를 전환 제어토록 하는 구동 신호로서 연결하여 구성된 것이다.

이와 같은 회로로서 구성된 본 고안의 동작 및 작용 효과를 설명하면 다음과 같다.

먼저, 제1도 및 제2도에서와 같이 표준 녹화시에는 마이크로프로세서(IC₂)의 표준/데이타 단자(N/D)에서는 제4e도와 같은“하이”신호가 출력되어 마이크로 스위치(SW)의 동접 단자(h)가 단접 단자(f)에 접속된 상태로 되어 기존의 콘트롤 펄스 기록회로와 같은 동작을 한다.

이때, 마이크로 프로세서(IC₂)의 데이타 출력단자(D)로부터는 제4d도와 같은 하이신호가 출력되어 배타 OR 게이트(G₂)의 입력에는 하이, 하이가 되어 출력은 로우가 되므로서, 이 배타 OR 게이트(G₂)의 출력단과 접속된 콘트롤 펄스 헤드(CTH)는 접지 상태가 된다.

이와 같은 상태에서 한 프로그램의 녹화 초기에는 인덱스(index)와 어드레스(address)신호를 코딩하여 콘트롤 펄스에 기록하게 되는데 이 동작을 구체적으로 설명하면, 인덱스와 어드레스 기록 상태에서는 마이크로 프로세서(IC₂)의 출력 단자(N/D)는“로우”상태가 되어 마이크로스위치(SW)의 동접단자(h)를 단접 단자(g)에 접속시키고, 이때 데이타 출력 단자(D)로부터 제4d도와 같은 출력 파형이 나타나므로 이 출력이 배타 OR 게이트(G₁)(G₂)에 인가된다.

이때, 배타 OR 게이트(G₁)의 일측입력단자가 접지점에 접속되어 있으므로서 그 출력은 제4h도와 같은 데이타 입력 상태와 동일한 파형이 출력되고, 배타 OR 게이트(G₂)의 일측 단자는 전원단자(Vcc)에 접속되어 있으므로 그 출력은 제4i도와 같은 데이타 입력상태가 반전되어 출력된다.

따라서, 데이타 기록 상태에서는 녹화 콘트롤 펄스를 미분한 펄스를 인가하는 것이 아니고 제4h도 및 (i)와 같은 신호가 콘트롤 펄스 헤드(CTH)에 인가 되어지므로서 데이타 출력이 제4f도와 같이 하이인 기간에는 단자(a)로 부터 단자(b)로 직류 전류가 흐르고, 로우인 기간에는 단자(b)로 부터 단자(a)로 직류 전류가 흘러서 전류의 반향이 바뀌는 부분에 콘트롤 펄스의 정(+), 부(-) 극성의 신호가 각각 기록된다.

이에따라, 재생 클럭펄스는 표준(Normal) 기록상태나 데이타의 기록 상태와 같은 형상을 나타내게 된다. 상기와 같이 데이타 기록 상태에서는 콘트롤 펄스의 제4f도와 같은 기록전류를 흐르게 하면서 방향을 바꾸는 방법을 사용하므로 종전의 콘트롤 펄스가 기록되어 있는 부분에 재기록을 하는 경우에는 직류 기록전류에 의하여 기존의 콘트롤 펄스는 지워지고 새로운 데이타 출력에 의한 콘트롤 펄스가 기록된다.

Claims (1)

1. 서보 집적회로(IC₁)의 녹화 콘트롤 펄스가 저항(R₃) 및 콘덴서(C₃)에서 미분되어 콘트롤 펄스 헤드(CTH)를 통해 기록하고 기록신호를 재생할 수 있도록 구성함에 있어서, 상기 서보 집적회로(IC₁)의 녹화 콘트롤 펄스가 마이크로 프로세서(IC₂)에 인가되도록 연결하고, 상기 미분 펄스는 콘트롤 펄스 재생회로(1) 및 마이크로 스위치(SW)의 단접 단자(f)에 접속하며, 상기 마이크로 프로세서(IC₂)의 데이타 단자(D)는 배타 OR 게이트(G₁,G₂)의 입력단에 연결하되 배타 OR 게이트(G₁)의 출력은 저항(R₄)을 거쳐 마이크로 스위치(SW)의 단접 단자(g)에 그리고 다른 배타 OR 게이트(G₂)의 출력은 마이크로 스위치(SW)의 동접단자(h)를 접속시킨 콘트롤 헤드(CTH)에 연결하고, 마이크로프로세서(IC₂)의 표준/데이타 단자(N/D)는 상기 마이크로 스위치(SW)를 전환 제어토록 하는 구동 신호로서 연결하여 구성된 것을 특징으로 하는 VTR의 콘트롤 펄스 기록 재생회로.