KR930002673Y1 - 롬을 이용한 화면 변동 제어회로 - Google Patents

롬을 이용한 화면 변동 제어회로 Download PDF

Info

Publication number
KR930002673Y1
KR930002673Y1 KR2019880015676U KR880015676U KR930002673Y1 KR 930002673 Y1 KR930002673 Y1 KR 930002673Y1 KR 2019880015676 U KR2019880015676 U KR 2019880015676U KR 880015676 U KR880015676 U KR 880015676U KR 930002673 Y1 KR930002673 Y1 KR 930002673Y1
Authority
KR
South Korea
Prior art keywords
circuit
high voltage
output
rom
comparator
Prior art date
Application number
KR2019880015676U
Other languages
English (en)
Other versions
KR900007684U (ko
Inventor
서윤창
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880015676U priority Critical patent/KR930002673Y1/ko
Publication of KR900007684U publication Critical patent/KR900007684U/ko
Application granted granted Critical
Publication of KR930002673Y1 publication Critical patent/KR930002673Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

롬을 이용한 화면 변동 제어회로
제1도는 본 고안의 회로도.
제2도는 본 고안을 설명하기 위한 그래프.
제3도는 종래의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 적분회로 2 : 샘플홀드 회로
3 : A/D 변화 회로 4 : 롬
5 : D/A 변환 회로 6 : 로우 패스필터
IC : 비교기 R1-R3: 저항
본 고안은 TV 수상기 혹은 디스플레이 등 수평 편향 회로에서의 고압 발생회로에 있어서 화면 변동의 허용치가 1% 이하인 것에 적당하도록 한 롬(ROM)을 이용한 화면 변동 제어회로에 관한 것이다. 종래에는 제3도에 도시된 바와 같이 편향 출력 트랜지스터(Q1), 댐퍼 다이오드(D1), 콘덴서(C1)(C2), 편향코일(L)등으로 수평 편향 회로(8)를 구성하고, 이에 플라이백 트랜스(FBT)와 고압 정류 다이오드(D2)(D3)로 구성된 고압 발생회로(9)를 접속한 후 이 고압발생 회로(9)의 출력단에 저항(R1)(R2)을 통하여 출력단이 트랜지스터(Q2)의 베이스에 접속된 비교기(IC)의 반전단자(-)를 접속함과 아울러 비반전단자(+)에는 기준 전압원인 전지(B1)를 접속하였다.
이와같이 구성된 종래의 회로에 있어서는 고압 발생회로(9)에 고압이 발생하면 이러한 고압출력(Hv)이 저항(R1)(R2)에 의해 분압된 후 비교기(IC)의 반전단자(-)에 입력됨과 동시에 비교기(IC)에서 입력된 전압과 기준 전압과의 전압을 비교하여 고압 변동분을 검출하므로 트랜지스터(Q2)를 구동할 수 있음은 물론 고압발생 회로(9)에 인가되는 전압을 제어할 수 있었다.
그러나, 이와같은 종래의 회로는 TV, 디스플레이 등의 고압출력(Hv)이 약 15-30KV로 상당히 크기 때문에 저항(R1)(R2)에는 손실 또는 플라이백 트랜스(FBT)의 능력의 제약이 있어 이러한 저항(R1)(R2)을 저항치가 상당히 큰 값을 사용해야 했고, 이 때문에 각 저항(R1)(R2)과 비교기(IC)에서의 입력용량이 로우 패스 필터를 구성하게 되므로 시정수가 길어져 제어부의 응답속도가 늦어지게 되는 결점이 있었다.
또한, 저항(R1)에서의 손실이 크거나 비교기(IC)의 입력측으로 부터 본 임피던스가 상당히 크므로 잡음의 영향을 받게 쉽게 되는 등의 결점도 있었다.
본 고안은 이와같은 종래의 제반 결점을 감안하여 안출한 것으로 언제나 고압출력을 일정하게 제어하여 안정된 화면을 유지시킬 수 있도록 한 것인바, 이를 첨부된 도면 제1도와 제2도에 의하여 더욱 상세히 설명하면 다음과 같다.
편향 출력 트랜지스터(Q1), 댐퍼 다이오드(D1), 콘덴서(C1)(C2), 편향코일(L)로 수평편향 회로(8)를 구성하고 이에 플라이백 트랜스(FBT)와 고압 정류 다이오드(D2)(D3)로 된 고압 발생회로(9)를 접속한 후 이 고압발생 회로(9)의 출력단에 비교기(IC)를 통하여 에미터가 상기 플라이백 트랜스(FBT)의 입력측에 접속된 트랜지스터(Q2)의 베이스를 접속한 것에 있어서, 플라이백 트랜스(FBT)의 출력측에 검출 저항(R1)과 전지(B1)를 접속함과 아울러 적분회로(1), 샘플 홀드 회로(2), A/D 변환회로(3), 롬(4), D/A변환회로(5), 로우 패스 필터(6)를 차례로 접속하고 이 로우 패스 필터(6)의 출력단에는 반전단자(-)에 기준 저항(R2)(R3)이 접속된 비교기(IC)의 비반전단자(+)를 접속하여서 구성된 것이다.
도면중 미설명 부호 7은 샘플 홀드 회로와 A/D 및 D/A 변환회로에 필요한 콘트롤 신호를 발생시키는 클락발생기, Vcc는 직류전원, A, B, C는 설명을 돕기 위한 기호이다.
제2도는 본 고안의 원리를 설명하기 위한 그래프로 고압부하 전류(IB)에 대한 고압 출력 및 전원전압(EB)의 특성을 나타내고 있으며, 일반적인 플라이백 트랜스에서의 전압 변동율은 고압출력(Hv) 곡선에서 나타난 것처럼 처음에는 부하전류(IB)의 미소 영역에서 변화가 크고 나중에는 거의 부하전류(IB)에 비례해서 감소하는 경향이 있다.
여기서 부하전류(IB)의 변화에 대하여 고압출력(Hv)을 Hvo로 일정하게 유지하기 위해서는 고압 발생회로(9)에 가해지는 전원전압(EB)을 곡선 EB1과 같이 변화시킬 필요가 있다.
제1도는 전술한 바와같은 목적을 달성하기 위한 일실시예를 나타낸 것으로 수평 편향 출력회로(8)와 고압발생회로(9) 그리고 비교기(IC)와 트랜지스터(Q2)는 종래와 동일하게 동작하며 검출저항(R1)과 전지(B1)에서는 부하전류의 변화분을 검출하게 된다.
즉, 플라이백 트랜스(FBT)의 고압 부하전류(IB)는 출력 A점에서 씨, 알, 티(도면에는 도시되지 않음)를 경유하여 접지로부터 전지(B1)와 검출저항(R1)을 통하여 B점을 돌아온다.
또한, 검출된 B점의 전압은 적분회로(1)에 의해서 한 수평 주기 전류의 적분치에 대응하는 전압으로 출력된다. 이후, 이 적분회로(1)의 출력전압을 샘플 홀드 회로(2)에서 샘플 홀드되고 A/D변환회로(3)를 통하면서 디지탈 신호로 변환된후 롬(4)의 어드레스 입력단에 입력되어 각 신호에 의해 롬(4)의 디지탈 데이터를 검출하게 된다.
전술한 것처럼 고압출력(Hv)을 일정하게 유지하기 위해서는 부하전류(IB)에 대하여 전원전압(EB)이 곡선EB1과 같이 될 필요가 있기 때문에 상기 롬(4)에는 전원전압(EB)에 대응하는 디지탈 데이터가 미리 기억되어져 있다.
또한, 롬(4)에서 출력된 디지탈 데이타는 D/A 변환회로(5)에 의해 아날로그 데이타로 변환되고 이 D/A변환회로(5)로부터의 출력은 로우 패스 필터(6)를 통하여 비교기(IC)의 비반전단자(+)에 입력되며 이 비교기(IC)의 반전단자(-)에는 플라이백 트랜스(FBT)의 입력 전압으로 되는 C점의 전압이 분압저항(R2)(R3)으로 분압된 후 입력되고 있다.
즉, 이 C점의 전압은 D/A변환회로(5)로부터의 출력에 비례한 전압으로 제어되는 것이다. 따라서, 수평주기마다 부하 전류의 변화에 대해 언제나 고압출력이 일정하게 제어되어 안정된 화면이 유지될 수 있는 것이다.
이상에서 설명한 바와같이 본 고안은 여러 수평 주기의 고속 고압부하 변동에 대하여 고압출력을 원하는 값으로 일정하게 유지시킬수 있고, 이에 따라 수평화면 사이즈가 일정하게 될 뿐만 아니라 종래와 같이 고압 발생회로의 출력측에 분할 저항이 접속되지 않아 이러한 저항에 의한 손실이 제거됨과 함께 저소비 전력화를 기할 수 있게 되는 효과가 있는 것이다.

Claims (1)

  1. 수평 편향회로(8)와 고압발생 회로(9) 그리고 비교기(IC)와 트랜지스터(Q2)등으로 구성되는 화면 변동 제어회로에 있어서, 상기 고압발생회로(9)의 플라이백 트랜스(FBT)의 출력측에 검출저항(R1)과 전지(B1)를 접속함과 아울러 적분회로(1), 샘플 홀드 회로(2), A/D변환회로(3), 롬(4), D/A변환회로(5), 로우 패스 필터(6)를 차례로 접속하고, 이 로우 패스 필터(6)의 출력단에는 반전단자(-)에 기준 저항(R2)(R3)이 접속된 비교기(IC)의 비반전단자(+)를 접속하여 부하전류의 변화에 대해 고압출력이 일정하게 제어되도록 함을 특징으로 하는 롬을 이용한 화면 변동 제어회로.
KR2019880015676U 1988-09-24 1988-09-24 롬을 이용한 화면 변동 제어회로 KR930002673Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880015676U KR930002673Y1 (ko) 1988-09-24 1988-09-24 롬을 이용한 화면 변동 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880015676U KR930002673Y1 (ko) 1988-09-24 1988-09-24 롬을 이용한 화면 변동 제어회로

Publications (2)

Publication Number Publication Date
KR900007684U KR900007684U (ko) 1990-04-04
KR930002673Y1 true KR930002673Y1 (ko) 1993-05-19

Family

ID=19279636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880015676U KR930002673Y1 (ko) 1988-09-24 1988-09-24 롬을 이용한 화면 변동 제어회로

Country Status (1)

Country Link
KR (1) KR930002673Y1 (ko)

Also Published As

Publication number Publication date
KR900007684U (ko) 1990-04-04

Similar Documents

Publication Publication Date Title
US4858094A (en) Switched mode power supply with improved load regulation
JPS6053924B2 (ja) リミツタ回路
KR930002673Y1 (ko) 롬을 이용한 화면 변동 제어회로
US4367437A (en) Reference voltage generator
US4868909A (en) Signal shaping circuit utilizing a magneto-resistor in a voltage divider circuit
US4922126A (en) Circuit for shaping a measurement-signal voltage into a square-wave signal
US20060187098A1 (en) Signal processing circuit
KR940005002B1 (ko) 로우 레벨 클램프 회로
US5982115A (en) Circuit arrangement for producing a vertical frequency deflection current
JPH0310243B2 (ko)
JPH0448812A (ja) ランプ波形発生回路
GB1337092A (en) Circuit arrangement for generating a stabilized voltage in a line scanning and high-tension stage for television purposes
JP2603355B2 (ja) 集積回路装置
JPH0229510Y2 (ko)
KR970006316Y1 (ko) 비디오 카메라용 직류변환회로
KR900005139Y1 (ko) 의사동기 발생회로
KR900000708Y1 (ko) 동기신호 스위칭회로
JPH026653Y2 (ko)
KR0139301B1 (ko) 수평출력의 듀티조절회로
KR930017406A (ko) 멀티 모드 모니터의 수평출력 보호회로
KR900003645Y1 (ko) 전원 전압 자동 제어 회로
KR890004763Y1 (ko) 칼라 비데오 카메라의 해상도 개선회로
KR850002271Y1 (ko) 보조전원회로의 정류전압 자동절환스위치 회로
KR900006580Y1 (ko) 습도 감지 장치
JPH01116712A (ja) 安定化電源回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee