KR930002037B1 - 광대역 고속 비디오 증폭기 - Google Patents

광대역 고속 비디오 증폭기 Download PDF

Info

Publication number
KR930002037B1
KR930002037B1 KR1019880701646A KR880701646A KR930002037B1 KR 930002037 B1 KR930002037 B1 KR 930002037B1 KR 1019880701646 A KR1019880701646 A KR 1019880701646A KR 880701646 A KR880701646 A KR 880701646A KR 930002037 B1 KR930002037 B1 KR 930002037B1
Authority
KR
South Korea
Prior art keywords
amplifier
video
current
video signal
output
Prior art date
Application number
KR1019880701646A
Other languages
English (en)
Other versions
KR890700964A (ko
Inventor
케세 호
브래들리 비. 케인
Original Assignee
휴우즈 에어크라프트 캄파니
에이.더블유.카람벨라스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 에이.더블유.카람벨라스 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR890700964A publication Critical patent/KR890700964A/ko
Application granted granted Critical
Publication of KR930002037B1 publication Critical patent/KR930002037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
광대역 고속 비디오 증폭기
[도면의 간단한 설명]
본 발명은 첨부한 도면을 참조하여 보다 용이하게 이해할 수 있다.
제1도는 본 발명의 일반적인 구조를 도시한 본 발명의 고속비디오 증폭기의 간단한 변형예의 회로도이고,
제2도는 특정 응용을 위한 본 발명의 고속 비디오 증폭기의 예시적인 구조를 도시한 상세한 회로도이며,
제3도는 제1도의 증폭기에 관련된 다수의 전압 및 전류 신호를 도시한 도면으로서,
제3a도는 전형적인 구형파 전압 입력신호를 도시한 것이고,
제3b도는 전형적으로 보상되지 않은 전압 출력 신호를 도시한 것이며,
제3c도는 제1도의 증폭기의 전류 부스팅부에 인가된 전압 스파이크 신호를 도시한 것이고,
제3d도는 제1도의 증폭기의 턴온 전류 부스팅부에 의해 제공된 정(+) 전류 스파이크 신호를 도시한 것이며,
제3e도는 제1도의 증폭기의 턴오프 전류 부스팅부에 의해 제공된 부(-) 전류 스파이크 신호를 도시한 것이고,
제3f도는 보상된 전압 출력 신호를 도시한 것이다.
[발명의 상세한 설명]
[발명의 분야]
본 발명은 비디오 증폭기 분야에 관한 것으로, 특히 비디오 디스플레이에 신속한 상승 시간 출력 신호를 제공하기 위해 구성된, 하이브리드 형태로 될 수 있는 광대역 고전력 비디오 증폭기에 관한 것이다.
[배경의 설명]
비디오 증폭기는 전형적으로 증폭기에 고 용량성 부하를 제공하는 고전압 중폭 신호를 비디오 디스플레이에 제공하기 위해 사용된다. 약 50 내지 100MHz의 대역폭을 갖고 있는 현재의 비디오 증폭기는 전형적으로 25 내지 40볼트 피크-피크 전압을 갖고 있는 출력 신호를 15 내지 25피코패러드(pF)의 부하 내에 제공한다. 이러한 상태하에서, 비디오 증폭기에 의해 제공된 출력 신호의 상승 시간은 전형적으로 4 내지 8nsec범위 내에 있게 된다,
그러나, 현재에는 군사 그래픽(military graphics), 항공교통 관제 디스플레이 및 상업용 CAD/CAM시스템에 요구되어 왔던 새세대 고해상도 컬러(high resolution color), 1000 내지 2000라인 래스터(raster)비디오 디스플레이의 동작 조건에 부합되는 개량된 비디오 증폭기가 필요하게 되었다. 이 새세대 비디오 디스플레이는 4pF 내지 150pF사이의 부하로 구동할때, 전형적으로 45 내지 55볼트 피크-피크 전압에서 단지 1내지 3nsec의 매우 신속하게 증폭된 신호 상승 시간을 필요로 한다. 또한 이러한 새세대 디스플레이는 전형적으로 100MHz이상의 증폭기 대역폭을 필요로 한다.
그러므로 현재 유용한 대부분의 비디오 증폭기의 상승 시간은 새세대 디스플레이의 상승 시간 요구 조건에 비해 비교적 저속이라는 것을 알게 되고, 주로 증폭기가 동작하는데 필요한 높은 용량성 부하를 발생시킨다. 이 높은 용량성 부하는 전형적으로 디스플레이 캐패시턴스 뿐만 아니라, 예를들어, 분배배선, 상호접속부 및 회로카드 캐패시턴스, 부분간(part-to-part)캐패시턴스, 증폭기 출력 네트웍 내의 전자회로에 관련된 그외의 다른 기생 캐패시턴스로 구성된다.
전형적으로 현재 유용한 비디오 증폭기에 의해 제공된 비교적 저속인 출력 신호 상승 시간에 의해, 증폭기 출력 신호 상승시간 이하의 펄스폭을 갖고 있는 매우 짧은 기간의 증폭기 입력 신호는 "손실(lost)"되어 관련된 디스플레이에 인가될 수 없다는 것을 알 수 있다. 따라서 소정의 신호 정보가 손실되고, 관련된 디스플레이의 해상도는 출력 신호 상승시간이 신속한 경우에서 보다 적게 된다. 이러한 짧은 기간 신호의 손실은 디스플레이장치의 성능에 악영향을 미칠 수 있고, 아무튼, 일반적으로 대부분의 고해상도 비디오 디스플레이의 요구 조건에 일치하지 않는다.
현재 대부분의 비디오 증폭기들은 본 발명의 다음 설명에서 더욱 상세히 기술되는 것과 같은 종래의 고체캐스고드(solid state cascode)증폭기, 즉 공통 에미터-공통 베이스 쌍의 트랜지스터를 갖고 있는 증폭기를 사용한다. 종래의 캐스코드 증폭기에 관련된 상승 시간 및 하강 시간을 감소시키기 위해 종래의 캐스코드 증폭기에는 주파수 보상 회로로 공지된 변형 회로가 가산되었다. 예를들어, 때때로 "에미터 보상"이라고 불리우는, 캐스코드 증폭기의 공통 에미터 트랜지스터의 에미터 다리(leg)에 캐패시턴스를 가산하면, 증폭기 내에서 발생된 고주파 전류를 증가시키게 된다. 비디오 펄스를 증폭할때, 이 기술은 출력 신호를 구형화(square off)하고 이에 관련된 상승시간 및 하강시간을 감소시키는 역할을 한다. 이러한 다른 기술은 부하캐패시턴스와 직렬로 및/또는 션트(shunt)상태로 출력 인덕턴스를 가산하는 것이다.
그러나, 보상회로로 인한 특정한 문제가 있다. 예를들어, 이러한 회로는 상승시간을 개량시키면서, 턴온(turn on) 및 턴 오프(turn off)시에 출력 신호내에 링잉(ringing)을 발생시킬 수 있다. 이러한 신호 링잉은(예를들어, 디스플레이된 수직 라인 다음의 희미한 수직선과 같은) 반복적인 "고스트(ghost)"비디오로서 디스플레이내에 나타나서, 비디오 디스플레이의 첨예도(sharpness)를 감소시키고, 디스플레이가 정보로 꽉차 있을 때 오퍼레이터에게 혼란을 야기시킬 수 있다. 결국, 보상에 의해 발생된 링잉을 감소시키기 위해 부수적인 회로가 때때로 필요하다. 이 결과로, 때때로 광대역폭 동작이 달성되지 않는다.
상술한 설명으로부터, 새로운 증폭기 보상용 수단이 단독으로 사용되거나 현재의 기술과 조합될때 오늘날의 새로운 고해상도 디스플레이 분야에서 현재 요구되기 시작하는 높은 증폭기 속도를 달성할 수 있는, 새로운 증폭기 보상용 수단을 개발해야 된다는 것을 알 수 있다. 본 명세서에 기술한 본 발명은 이러한 새로운 증폭기 보상 방법을 수행한다.
[본 발명의 요약]
본 발명에 따른 광대역 신속 상승 시간 및 하강 시간 비디오 증폭기는 비디오 신호 입력 및 증폭된 비디오 신호 출력을 갖고 있는 메인 캐스코드 증폭기, 및 메인 캐스코드 증폭기에 결합된 전류 부스팅(boosting)수단을 포함한다. 전류 부스팅 수단은 입력 비디오 신호가 제1방향으로 갑자기 변할때마다, 전류 부스팅 수단이 없을 때 증폭된 비디오 신호의 상승 시간이 메인 캐스코드 증폭기에 의해 제공되는 상승시간보다 짧게 되도록 전류 스파이크(spike)가 메인 캐스코드 증폭기의 출력부 양단에 걸린 전류에 가산되도록 구성되어 있다. 전류 부스팅 수단이 또한 입력 비디오 신호가 제2방향, 즉 반대 방향으로 갑자기 변할때마다, 전류 부스팅 수단이 없을때 증폭된 비디오 신호의 하강 시간이 메인 캐스코드 증폭기에 의해 제공되는 하강 시간보다 짧게 되도록 전류 스파이크가 상기 메인 캐스코드 증폭기 출력부 양단에 걸린 전류로부터 감산되도록 구성되어 있다.
본 발명의 양호한 실시예에 따르면, 전류 부스팅 수단은 비디오 신호가 갑자기 증가할 때 전류 스파이크를 제공하기 의한 제1캐스코드 부스트 증폭기 수단 및 비디오 신호가 갑자기 감소할 때 전류 스파이크를 제공하기 위한 제2캐스코드 부스트 증폭기 수단을 포함하고 있다. 제1 및 제2캐스코드 부스트 증폭기 수단의 입력은 이 증폭기로부터 입력 비디오 신호를 수신하기 위하여 메인 캐스코드 증폭기에 양호하게 용량성으로 결합된다.
양호하게도, 제1 및 제2캐스코드 부스트 증폭기 수단 중 한 증폭기 수단은 메인 캐스코드 증폭기의 일부분을 포함한다. 또한, 전류 부스팅 수단은 적어도 약 40볼트 이상의 피크-투-피크 전압을 갖고 있고 비디오 증폭기가 적어도 약 25pF이상의 용량성 부하에 증폭된 비디오 신호를 제공할 때 약 3.5nsec미만의 상승시간 및 하강시간을 갖고 있는 증폭된 비디오 신호를 제공하고, 약 20볼트의 피크-피크 전압에 대하여 약14.5pF의 용량성 부하에서 약 1.8nsec이하의 상승 시간 및 하강 시간을 제공하도록 메인 캐스코드 증폭기를 인에이블링(enabling)시키기 위해 구성될 수도 있다.
양호한 실시예의 상세한 설명
제1도에는 본 발명에 따른 광대역, 신속 상승 시간, 신호 변환 비디오 증폭기(10)의 예시적인 회로도가 도시되어 있다. 제1도에 도시한 회로는 제2도의 더욱 상세한 회로도의 간단한 변형예를 나타내는 것으로, 이 간단한 변형에(제1도)는 본 발명이 보다 용이하게 이해될 수 있도록 본 발명을 기술하고 설명하기 위하여 본 명세서에 사용된다.
제1도에 도시한 바와 같이, 증폭기(10)은 일반적으로 주요 또는 메인 증폭기 수단(12)와 각각의 제1 및 제2전류 부스팅 회로 또는 수단(14 및 16)으로 구성된다. 메인 증폭기 수단(12)에는 종래의 입력 버퍼(18)과 종래의 캐스코드 증폭기(20)이 포함되어 있다. 비디오 신호 Vin(참조번호 22)가 인가되는 입력 버퍼(18)은 (제2도내의 대응 트랜지스터 표시와 일치되게 하기 위하여) 각각 Q8 및 Q9로서 제1도에 표시된 상보 NPN-PNP 트랜지스터 쌍으로 구성된다. 트랜지스터 Q8 및 Q9의 에미터는 함께 접속되고, 트랜지스터 Q8의 콜렉터는 접지되며, 트랜지스터 Q9의 콜렉터는 부(-) 전압 소오스, 에를를어, -15볼트에 접속된다. 입력 신호 Vin은 2개의 트랜지스터 Q8 및 Q9의 베이스에 인가된다. 내부 신호 VIN, (참조번호 24)는 라인(30)을 통해 트랜지스터 Q8 및 Q9의 에미터 접합부로부터 메인 증폭기 수단(12)의 점 "A"로 제공된다.
캐스코드 증폭기(20)에는 NPN트랜지스터 Q1 및 한 쌍의 병렬 접속된 정합 NPN트랜지스터 Q5와 Q14가 포함되어 있다. 2개의 병렬 접속 트랜지스터 Q5 및 Q14를 사용하는 것은 일반적으로 단 한개의 트랜지스터로 가능한 것보다 높은 전력 동작을 인에이블시키기 위한 선택 문제이다. 그러나, 캐스코드 증폭기(20)의 동작에 관한 한, 2개의 트랜지스터 Q5 및 Q14는 단일 공통 베이스 NPN트랜지스터로서 작용한다. 제1도에 도시한 바와 같이, 라인(30)상의 내부 신호 VIN, 는 베이스 저항기 RB1을 통하여 트랜지스터 Q1의 베이스에 공급된다. 트랜지스터 Q1의 에미터는 도관(conduit, 32)에 의해 에미터 저항기 RE1을 통해 -VEE에 접속된다. 트랜지스터 Q5 및 Q14의 콜렉터들은 부하 저항기RLOAD를 통하여 라인(34)상의 정(+)전압, 예를들어 +65볼트에 접속되고, 이러한 트랜지스터들의 베이스는 접지된다. VOUT라인(36)은 부하 저항기RLOAD와 트랜지스터들 Q5 및 Q14의 콜렉터 사이의 점 "D"에서 접속된다.
제1도에 설계된 캐패시터 CTOTAL은 VOUT라인(36)과 접지사이에 접속되는 것으로 도시되어 있다. 그러나, 캐패시터 CTOTAL은 증폭기(10)에 의해 알 수 있는 전체 캐패시턴스를 나타내므로, VOUT신호를 수신하기 위하여 접속될 수 있는 장치의 정상 부하 캐패시턴스 뿐 아니라 그외의 다른 내부 캐패시턴스도 양호하게 포함한다는 것을 알 수 있다.
상술한 설명으로부터, 증폭기 수단(12)는 종래의 캐스코드형 비디오 신호 증폭기와 유사하다는 것을 알 수 있다. 본 발명의 제1 및 제2전류 부스팅 수단(14 및 16)이 없을때, 이러한 종래의 캐스코드 증폭기는 전형적으로 제3b도에 참조번호(40)으로 표시한 끝이 둥글게 증폭된 일반적인 형태의 출력 전압 파형을 제공한다(종래에 파형의 10퍼센트 정 및 90퍼센트 점을 사용하여 정해진 것과 같은). 비교적 저속의 상승시간 및 하강 시간을 갖고 있는 이러한 출력 신호(40)은, 제1도에 도시한 바와 같이, 일반적으로 각각의 라인(34 및 36)내에 제1 및 제2인덕터 L1및 L2를 가산항으로써 개량된다(제1도에 가상선으로 도시한). 저항기 R1및 R2는 인덕터에 의해 발생된 링잉을 감소시키고 부수적인 출력 신호 개량정을 제공하기 위하여 각각의 인덕터 L1및 L2에 션트상태로 가산필 수 있다. 이러한 인덕터 L1 및 L2와 션트 저항기 R1및 R2는 도시된 바와 같이 유리하게도 증폭기(10)내에 결합될 수 있다.
그러나, 증폭된 비디오 출력 신호 VOUT은 후술하는 제1 및 제2전류 부스팅 회로(제1도의 14 및 16)을 결합시킴으로써 상당히 개량될 수 있으므로, 이에 대응해서 제1도 및 제3f도에 파형(42)로 도시한 바와같이, 관련된 상승 시간 및 하강 시간도 감소될 수 있다.
제 1도를 참조하면, 제 1전류 부스팅 회로(14)는 2개의 PNP트랜지스터 Q3 및 Q4를 갖고 있는 제 2 캐스코드 증폭기로 구성되고, 트랜지스터 Q3의 콜렉터는 트랜지스터 Q4의 에미터에 접속되는 것을 알 수 있다. 트랜지스터 Q3의 에미터는 저항기 RE3을 통하여 정(+)전압 예를들어, +70볼트에 접속된다. 트랜지스터Q3의 베이스는 내부 전압 신호 VIN, 를 수신하기 위하여 베이스 캐패시터 CB3을 통하여 [라인(44)를 경유하여] 메인 증폭기 수단(12)의 점 "A"에 접속된다. 저항기 RD3은 트랜지스터 Q3의 베이스의 점 "B"로부터 +70볼트 전압 공급기에 접속된다. 베이스 저항기 RB3은 점 "B"로부터 트랜지스터 Q4의 베이스에 접속된다. 트랜지스터 Q4의 콜렉터는 라인(46)을 경유하여 트랜지스터 Q5 및 Q14의 콜렉터와 인덕터 L1사이에 배치된 라인(34)내의 점 "D"에 접속된다. 제1전류 부스팅 증폭기 회로(14)의 출력은 라인(46)을 거쳐 캐스코드 증폭기(20)의 출력에 제공된다.
제2전류 부스팅 회로(16)은 베이스가 베이스 저항기 RB2를 통해 접지되고 라인(50)에 의해 캐패시터CB2를 통하여 (VIN, 가 제공되는) 점 "A"에 접속되는 NPN트랜지스터 Q2를 포함한다. 트랜지스터 Q2의 에미터는 에미터 저항기 RE2를 통하여 부(-)전압 예를들어, -15볼트에 접속된다. 트랜지스터 Q2의 베이스의 점 "C"는 저항기 RD2를 통하여 -15볼트 소오스에 접속된다. 트랜지스터 Q2의 콜렉터는 라인(52)를 경유하여 트랜지스터 Q1의 콜렉터와 트랜지스터 Q5 및 Q14의 에미터 사이에 배치된 점 "E"에 접속된다. 이 후자의 경우에, 제2전류 부스팅 증폭기 회로(16)은 또한 다른 부분, 즉 제3캐스코드 증폭기로서 트랜지스터 Q5 및 Q14쌍을 포함하는 것으로 간주된다.
전류 부스팅 회로(14 및 16)의 동작
제1도로부터, 점 "A"에 내부적으로 제공된 VIN, 신호는 VIN, 신호의 전연부(leading edge)의 뾰족한 부(-)행 전압 스파이크와 VIN, 신호의 후연부(trailing edge)의 뾰쪽한 정(+)행 전압 스파이크를, 캐패시터CB3을 통하여 제1전류 부스팅 회로 점 "B"에 제공하고 캐패시터 CB2를 통하여 제2전류 부스팅 회로 점"C"에 제공한다. 그러므로, 제1도 및 제3c도에 도시한 최종적인 전압 스파이크 신호(60)이 VIN, 로 2개의 점 "B" 및 "C"에 제공된다.
제1전류 부스팅 증폭기 회로(14)의 점 "B"에서의 신호(60)의 부(-)행 전압 스파이크는 순간적으로 제2캐스코드 증폭기를 구동시키므로, 제1도 및 제3d도에 도시한 정(+)행 전류 스파이크(62)가 VOUT턴온 순간에 캐스코드 증폭기(20)에 관련된 점 "D"에 출력되게 한다. 점 "B"의 정(+)행 전압 스파이크는(아래에 기술한 것을 제외하고는)제1전류 부스팅 증폭기 회로(14)에 동작 효과를 미치지 않는다. 이와 유사한 방법으로, 제2전류 부스팅 증폭기회로(16)의 점 "C"에서의 신호(60)의 정(+)행 전압 스파이크는 순간적으로 제3캐스코드 증폭기를 구동시키므로, 제1도 및 제3e도에 도시한 부(-)행 전류 스파이크(64)가 VOUT턴 오프의 순간에 제1캐스코드 증폭기(20)의 점 "E"로 출력되게 한다. 점 "C"의 부(-)행 전압스파이크는 (아래에 기술한 것을 제외하고는) 제2전류 부스팅 전류 증폭기 회로(16)에 동작 효과를 미치지 않는다.
캐스코드 증폭기(20)에 관련된 점 "D"의 정(+)행 전류 스파이크(62)는 증폭기 상승 시간을 첨예(sharpen)하게 하고 점 "E"에서의 부(-)행 전류 스파이크(64)는 증폭기 하강 시간을 첨예하게 한다.
기술한 예에 의하면, 제1 및 제2전류 부스팅 증폭기 회로(14 및 16)에 각각 관련된 결합 캐패시터 CB2및 CB3은 35pF의 값을 갖고 있는 것으로 제1도에 도시되어 있다. 그러나, 제1도는 각 소자들의 형태나 값을 표시한 제2도의 간단한 변형예를 나타내기 때문에, 이러한 제1도 내에 도시한 다른 부품에는 값이나 형태로 나타내지 않았다.
그러므로, 제2도에는 하이브리드 전자회로 형태로 유리하게 구성될 수 있는 상술한 증폭기(10)의 예시적인 구조를 전기적 개략 형태로 도시한 것이다. 참조로, 제1도에 도시한 상술한 점 "A" 내지 "E"는 제2도에 표시되어 있다. 이와 마찬가지로, 제1도 및 제2도에 사용한 트랜지스터 "Q"표시는 동일하다. 제2도에 도시한 회로는 전자분야에 숙련된 기술자들이 이해할 수 있는 것으로 간주되므로 본 명세서에서는 더 이상 상세한 설명을 하지 않겠다. 그러나, 전형적인 출력 부하는 참조번호(70)으로 제2도에 표시되어 있다.
본 발명을 제한시키지 않는 계속된 본 발명의 특정예에 의하면, 제2도에 도시한 증폭기 회로는 적어도 약 25pF의 부하를 구동시키기 위해, 약 40볼트의 피크-피크 출력신호의 경우에, 약 3.5nsec이하의 출력신호 VOUT상승 시간 및 하강 시간을 제공하는 능력을 갖고 있는 것으로 결정된다. 또한 이러한 회로는 약20볼트 피크-피크 출력 신호의 경우에 약 14.5pF의 부하내로 구동하는 단지 약 1.8nsec의 출력신호 상승시간 및 하강 시간을 제공하는 것이 증명되어 있고, 40볼트 피크-피크 출력 신호의 경우에 이러한 턴온시간 및 턴 오프 시간을 제공하는 것으로 예상된다.
제1전류 부스팅 증폭기(14)는 부수적으로 입력 비디오 신호가 정(+)으로 향할때 부(-)행 전류 스파이크가 제공되도록 선택적으로 바이어스될 수 있고, 제2전류 부스팅 증폭기(16)은 부수적으로 입력 비디오신호가 부(-)로 향할때 정(+)행 전류 스파이크가 제공되도록 선택적으로 바이어스될 수 있다. 이러한 경우에, 정(+)전류스파이크들은 함께 가산되고 부(-)전류 스파이크도 함께 가산된다.
제1도 및 제2도에 도시하고 상술한 바와 같은 증폭기(10)은 전형적인 캐스코드 증폭기로써 신호 변환증폭기이다. 이 신호 반전기 형태는(기술한 바와 같이) 입력 비디오 신호가 부(-)행일때 제1전류 부스팅증폭기(14)가 점 "D"에 정(+)전류 스파이크(62)를 제공해야 하고, 입력 비디오 신호가 정(+)행일때 제2전류 부스팅 증폭기(16)이 점 "E"에 부(-)전류 스파이크(64)를 제공해야 한다. 그러나, 본 발명의 범위내에서, 예를들어, 신호 반전기를 부가함으로써 비-신호 반전하도록 증폭기(10)을 변형할 수 있다. 이러한 경우에, 제1전류 부스팅 증폭기(14)는 [부(-)대신에] 정(+)으로 향하는 입력 비디오 신호에 응답하여 점"D"에 정(+)전류 스파이크(62)를 제공하게 되고, 제2전류 부스팅 증폭기(16)은 [정(+)대신에]부(-)로 향하는 입력 비디오 신호에 응답하여 점 "E"에 부(-)전류 스파이크(64)를 제공하게 된다.
본 발명이 유리하게 사용될 수 있는 방법을 설명하기 위하여 본 발명에 따른 고속, 광대역 비디오 증폭기의 특정 실시예에 대해서 기술하였으나, 본 발명은 이에 제한되지 않고, 본 분야에 숙련된 기술자들에 의해 첨부된 특허청구 범위에 정의된 본 발명의 원리 및 범위를 벗어나지 않고서 다양하게 변화 및 변형될 수 있다.

Claims (14)

  1. 비디오 신호입력(22) 및 증폭된 비디오 신호 출력(42)를 갖고 있는 메인 캐스코드 증폭기(20), 및 상기 비디오 신호(22)가 제1방향으로 갑자기 변할때마다, 전류 부스팅 수만(14)가 없을때 증폭된 비디오 신호(42)의 상승 시간이 상기 메인 캐스코드 증폭기(20)에 의해 제공되는 상승시간 보다 짧게 되도록 전류 스파이크(62)가 메인 캐스코드 증폭기의 출력부에 걸린 전류(I)에 가산되게 하고, 입력 비디오 신호(22)가 제2방향, 즉 반대방향으로 갑자기 변할때마다, 전류 부스팅 수단(16)이 없을때 증폭된 비디오 신호(42)의 하강 시간이 메인 캐스코드 증폭기(20)에 의해 제공되는 하강 시간 보다 짧게 되도록 전류 스파이크(64)가 메인 캐스코드 증폭기(20)출력부에 걸린 전류(I)로부터 감산되게 하기 위해 메인 캐스코드 증폭기(20)에 결합된 전류 부스팅 수단(14, 16)을 포함하는 것을 특징으로 하는 광대역, 신속 상승 시간 및 하강 시간, 비디오증폭기(10).
  2. 제1항에 있어서, 상기 전류 부스팅 수단(14, 16)이, 입력 비디오 신호(22)가 갑자기 증가할때 상기전류 스파이크(62)를 제공하기 위한 상기 제1캐스코드 부스트 증폭기 수단(14), 및 상기 입력 비디오 신호가 갑자기 감소할때 전류 스파이크(64)를 제공하기 위한 제2캐스코드 부스트 증폭기수단(16)을 포함하고, 상기 제1캐스코드 부스트 증폭기 수단(14) 및 제2캐스코드 부스트 증폭기수단(16)의 입력이 상기 메인캐스코드 증폭기(20)에 용량성으로 결합된 캐패시터(CB3, CB2)로 결합되는 것을 특징으로 하는 비디오 증폭기(10).
  3. 제 2 항에 있어서, 상기 제1 및 제 2 캐스코드 부스트 증폭기 수단(14, 16) 중 한 증폭기 수단(16) 이 메인 캐스코드 증폭기(20)의 부분들을 포함하는 것을 특징으로 하는 비디오 증폭기(10).
  4. 제1항에 있어서, 상기 전류 부스팅 수단(14, 16)이, 40볼트 이상의 피크-피크 전압을 갖고 있고 비디오 증폭기(10)이 25pF이상의 용량성 부하(CTOTAL)에 증폭된 비디오 신호(42)를 제공할 때 3.5nses 미만의 상승 시간 및 하강 시간을 갖고 있는 증폭된 비디오 신호(42)를 제공하기 위해 메인 캐스고트 증폭기(20)을 인에이블링시키도록 구성된 것을 특징으로 하는 비디오 증폭기(10).
  5. 제1항에 있어서, 상기 전류 부스팅 수단(14, 16)이, 20볼트 이상의 피크-피크 전압을 갖고 있고 상기 비디오 증폭기(10)이 14.5pF의 부하(CTOTAL)내에 증폭된 비디오 신호(42)를 제공할 때 1.8nsec이하의 상승 시간과 하강 시간을 갖고 있는 증폭된 비디오 신호(42)를 제공하기 위해 상기 메인 캐스코드 증폭기(20)을 인에이블링시키도록 구성된 것을 특징으로 하는 비디오 증폭기(10).
  6. 비디오 신호 입력(22) 및 증폭된 비디오 신호출력(42)를 갖고 있는 메인 캐스코드 증폭기(20), 및 비디오 신호(22)가 제1방향으로 갑자기 변할때마다, 전류 부스팅 수단(14)가 없을때 증폭된 비디오 신호(42)의 상승 시간이 메인 캐스코드 증폭기(20)에 의해 제공되는 상승 시간 보다 짧게 되도록 전류 스파이크(62)가 메인 캐스코드 증폭기(20)의 출력부에 걸린 전류(I)에 가산되게 하고, 입력 비디오 신호(22)가 제2방향, 즉 반대방향으로 갑자기 변할때마다, 전류 부스팅 수단(16)이 없을때 증폭된 비디오 신호(42)의 하강시간이 메인 캐스코드 증폭기(20)에 의해 제공되는 하강 시간 보다 짧게 되도록 전류 스파이크(64)가 메인캐스코드 증폭기(20)출력부에 걸린 전류(I)로부터 감산되게 하기 위해 메인 캐스코드 증폭기(20)에 전기적으로 결합된 전류 부스팅수단(14, 16)을 포함하되, 상기 전류 부스팅 수단(14, 16)이, 비디오 신호(22)가 갑자기 증가할때 상기 전류 스파이크(62)를 제공하기 위한 상기 제1캐스코드 부스트 증폭기 수단(14), 및 상기 비디오 신호(22)가 갑자기 감소할때 전류 스파이크(64)를 제공하기 위한 제2캐스코드 부스트 증폭기수단(16)을 포함하며, 상기 제1 및 제2캐스코드 부스트 증폭기 수단(14, 16)의 입력(B, C)가 상기 메인 캐스코드 증폭기(20)에 용량성으로 결합된 캐패시터(CB3, CB2)로 결합되는 것을 특징으로 하는 광대역, 신속 상승시간 및 하강시간, 비디오 증폭기(10).
  7. 비디오 신호 입력(22) 및 증폭된 비디오 신호 출력(42)를 갖고 있고, 40볼트 이상의 피크-피크 전압을 갖고 있는 증폭된 비디오 신호(42)를 제공하도록 형성된 메인 캐스코드 증폭기(20), 및 상기 입력 비디오 신호(22)가 갑자기 감소할 때마다, 증폭된 비디오 신호의 상승 시간이 25pF이상의 증폭기 부하(CTOTAL)에 대해 3.5nsec 미만으로 되도록 전류 스파이크(62)가 메인 캐스코드 증폭기(20)의 출력부에 걸린 전류(I)에 가산되게 하고, 입력 비디오 신호(22)가 갑자기 증가할때마다, 증폭된 비디오 신호(42)의 하강 시간이 상기 증폭기 부하(CTOTAL)에 대해 3.5nsec미만으로 되도록 전류 스파이크(60)이 상기 메인 캐스코드 증폭기(20)출력부에 절린 전류(I)로부터 감산되게 하기 위해 상기 메인 캐스코드 증폭기(20)에 결합된 전류 부스팅 수단(14, 16)을 포함하는 것을 특징으로 하는 광대역, 신속 상승시간 및 하강시간, 비디오 증폭기(10).
  8. 제7항에 있어서, 상기 상승 시간 및 상기 하강 시간이 14.5pF의 증폭기 부하(CTOTAL) 및 약 20볼트피크-피크 전압에 대해 1.8nsec이하로 되는 것을 특징으로 하는 비디오 증폭기(10).
  9. 제7항에 있어서, 상기 제1 및 제2캐스코드 부스트 증폭기 수단(14, 16)의 입력(B, C)가 비디오 입력신호(22)를 수신하기 위하여 상기 메인 캐스코드 증폭기(20)에 용량성으로 결합된 캐패시터(CB3, CB2)로 결합되는 것을 특징으로 하는 비디오 증폭기(10).
  10. 비디오 입력 신호를 수신하기 위해 비디오 입력을 갖고 있는 메인 캐스코드 증폭기(20) 및 증폭된 출력 신호를 제공하기 위해 1개 이상의 트랜지스터를 갖는 트랜지스터 출력단(Q5, Q14)를 갖고 있는 비디오출력 신호의 상승시간 및 하강 시간을 감소시키기 위한 비디오 증폭기에 있어서, 더 높은 주파수에서 상기메인 캐스코드 증폭기의 이득을 증가시킴으로써 상기 비디오 출력 신호의 상승시간 및 하강 시간이 감소되계 비디오 입력 신호의 트랜지스터에서 상기 트랜지스터 출력단(Q5, Q14)에 전류 스파이크를 인가하기 위해, 메인 캐스코드 증폭기(20)의 트랜지스터 출력단에 결합된 출력 및 메인캐스코드 증폭기(20)의 비디오입력에 용량성으로 결합된 캐패시터(CB2및B3)입력을 갖고 있는 1개 이상의 전류 부스팅 증폭기(14 및16)을 포함하는 것을 특징으로 하는 비디오 증폭기.
  11. 제10항에 있어서, 상기 1개 이상의 전류 부스팅 증폭기가 2개의 전류 부스팅 증폭기(14 및 16)을 포함하는데, 상기 전류 부스팅 증폭기 각각이 상기 비디오 출력 신호의 상승 및 하강 시간을 감소시키기 위해 비디오 입력 신호의 트랜지스터에서 상기 트랜지스터 출력단(Q5, Q14)의 입력에 전류 스파이크를 인가시키기 의해 메인 캐스코드 증폭기(20)의 트랜지스터 출력단에 결합된 출력 및 메인 캐스코드 증폭기(20)의 비디오 입력에 용량성으로 결합된 캐패시터(CB2및 CB3)입력을 갖고 있는 것을 특징으로 하는 비디오 증폭기.
  12. 제11항에 있어서, 상기 트랜지스터 출력단이 베이스가 공통으로 되는 구성으로 결합된 트랜지스터 쌍(Q5 및 Q14)를 포함하는데, 상기 2개의 부스팅 증폭기들 중 한 부스팅 증폭기의 출력이 상기 트랜지스터쌍의 에미터에 결합되고, 상기 2개의 부스팅 증폭기 중 다른 부스팅 증폭기의 출력이 상기 트랜지스터 쌍의 콜렉터에 결합되는 것을 특징으로 하는 비디오 증폭기.
  13. 제11항에 있어서, 상기 트랜지스터 출력단이 베이스가 공통으로 되어 있는 단일 트랜지스터를 포함하는데, 상기 2개의 부스팅 증폭기의 한 부스팅 증폭기의 출력이 상기 트랜지스터의 에미터에 결합되고 상기 2개의 부스팅 증폭기 중 다른 부스팅 증폭기의 출력이 상기 트랜지스터의 콜렉터에 결합되는 것을 특징으로하는 비디오 증폭기.
  14. 제11항에 잇어서, 상기 부스팅 증폭기중 한 부스팅 증폭기가 공통 에미터 증폭기이고 다른 부스팅 증폭기가 캐스코드 증폭기인 것을 특징으로 하는 비디오 증폭기.
KR1019880701646A 1987-04-13 1988-03-15 광대역 고속 비디오 증폭기 KR930002037B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/037,913 US4758799A (en) 1987-04-13 1987-04-13 Broadband, high speed video amplifier
US037,913 1987-04-13
PCT/US1988/000834 WO1988008225A1 (en) 1987-04-13 1988-03-15 Broadband, high speed video amplifier

Publications (2)

Publication Number Publication Date
KR890700964A KR890700964A (ko) 1989-04-28
KR930002037B1 true KR930002037B1 (ko) 1993-03-22

Family

ID=21897029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701646A KR930002037B1 (ko) 1987-04-13 1988-03-15 광대역 고속 비디오 증폭기

Country Status (10)

Country Link
US (1) US4758799A (ko)
EP (1) EP0309580B1 (ko)
JP (1) JP2543971B2 (ko)
KR (1) KR930002037B1 (ko)
CA (1) CA1313575C (ko)
DE (1) DE3854416T2 (ko)
DK (1) DK168749B1 (ko)
EG (1) EG18401A (ko)
IL (1) IL85761A (ko)
WO (1) WO1988008225A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5078476A (en) * 1989-06-30 1992-01-07 Goldstar Co. Ltd. Automatic backlight on/off control apparatus for liquid crystal display television
US5451906A (en) * 1994-05-03 1995-09-19 Motorola, Inc. Circuit for compensating an amplifier
US5446412A (en) * 1994-05-19 1995-08-29 Exar Corporation Continuously linear pulse amplifier/line driver with large output swing
JP3453918B2 (ja) * 1995-04-14 2003-10-06 ソニー株式会社 広帯域増幅回路
US5661436A (en) * 1996-04-19 1997-08-26 Eastman Kodak Company High bandwidth video output amplifier circuit for high resolution cathode ray tube image displays
US6215355B1 (en) * 1999-10-13 2001-04-10 Tropian, Inc. Constant impedance for switchable amplifier with power control
US7936220B2 (en) * 2008-12-12 2011-05-03 Qualcomm, Incorporated Techniques for improving amplifier linearity
US9899961B2 (en) * 2015-02-15 2018-02-20 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678191A (en) * 1968-11-12 1972-07-18 Nasa Crt blanking and brightness control circuit
US3573402A (en) * 1969-03-25 1971-04-06 Lorain Prod Corp Bidirectional additive amplifier
US3733514A (en) * 1971-03-19 1973-05-15 Tektronix Inc Wide band amplifier having two separate high and low frequency paths for driving capacitive load with large amplitude signal
JPS52116156A (en) * 1976-03-26 1977-09-29 Iwatsu Electric Co Ltd Wide-band amplifier circuit
GB1582138A (en) * 1976-07-19 1980-12-31 Rca Corp Video amplifier circuit
JPS5668073A (en) * 1979-11-07 1981-06-08 Canon Inc Outline correcting device of video signal
US4419593A (en) * 1981-06-29 1983-12-06 Honeywell Inc. Ultra fast driver circuit
JPS58117705A (ja) * 1982-01-06 1983-07-13 Hitachi Ltd 広帯域増幅器

Also Published As

Publication number Publication date
DK690488D0 (da) 1988-12-12
EP0309580A1 (en) 1989-04-05
IL85761A (en) 1991-11-21
DK168749B1 (da) 1994-05-30
JP2543971B2 (ja) 1996-10-16
JPH01503114A (ja) 1989-10-19
EG18401A (en) 1992-12-30
DK690488A (da) 1988-12-12
DE3854416D1 (de) 1995-10-12
CA1313575C (en) 1993-02-09
DE3854416T2 (de) 1996-02-29
EP0309580B1 (en) 1995-09-06
WO1988008225A1 (en) 1988-10-20
KR890700964A (ko) 1989-04-28
US4758799A (en) 1988-07-19

Similar Documents

Publication Publication Date Title
KR930002037B1 (ko) 광대역 고속 비디오 증폭기
US20030043869A1 (en) Laser driver circuit
JPH10163764A (ja) 広帯域クラスｓ変調器およびその方法
US4642482A (en) Level-shifting circuit
US20030002551A1 (en) Laser diode driver
JP2753205B2 (ja) 増幅器
JPH05315862A (ja) 増幅回路
US3283259A (en) Pulse distribution amplifier
KR0176094B1 (ko) 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조
US5416442A (en) Slew rate enhancement circuit for class A amplifier
US3624417A (en) High-speed pulse driver for modulators, magnetic memories, and the like, having a complementary push-pull output stage
US3539835A (en) Electronic driver for transverse mode pockel cell
US6784736B2 (en) Apparatus and method for indicating a difference between first and second voltage signals
CN1018134B (zh) 视频显示驱动器装置
JPH01264405A (ja) 切換回路
JPH10327021A (ja) 増幅器用電圧供給回路
JP2859213B2 (ja) チャージポンプ回路
JPS6223484B2 (ko)
US5394108A (en) Non-linear burst mode data receiver
EP0765028A2 (en) Amplifier arrangements
JP2600890B2 (ja) パルスエッジ伸張回路
CN1051892C (zh) 无外加电源式信号取出装置
JPS6210906A (ja) トランジスタ増幅装置
JPS5824515Y2 (ja) 電力用電界効果トランジスタ駆動回路
JP3310890B2 (ja) Ｂ級出力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee