JPH10163764A - 広帯域クラスs変調器およびその方法 - Google Patents
広帯域クラスs変調器およびその方法Info
- Publication number
- JPH10163764A JPH10163764A JP9340648A JP34064897A JPH10163764A JP H10163764 A JPH10163764 A JP H10163764A JP 9340648 A JP9340648 A JP 9340648A JP 34064897 A JP34064897 A JP 34064897A JP H10163764 A JPH10163764 A JP H10163764A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- comparator
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
Landscapes
- Amplifiers (AREA)
Abstract
け、波形発生器25からの基準波形26を利用して入力
信号10をパルス幅変調するクラスS変調器5を提供す
る。 【解決手段】 エンベロープはパルス幅変調された信号
となり、プリドライバ40を介してレベル・シフトさ
れ、増幅される。ドライバ50は、出力80を低域通過
フィルタ90内にドライブするスイッチ60,70を制
御し、ここでエンベロープは、広帯域トランシーバにお
ける電力増幅器をドライブするための増幅信号に復元さ
れる。
Description
器に関し、さらに詳しくは、エンベロープ信号を有する
入力信号を増幅する通信タイプの増幅器に関する。
た電力レベルに増加するため増幅器を用いることを必要
とする。このようなレベルの増加は送信機電力増幅器に
よって与えられる。電力増幅器は、送信のため信号を増
幅するためにかなりの電力を必要とし、利用可能な電力
資源の管理は性能上の理由から不可欠である。実質的に
無制限の利用可能な電力を有する通信トランシーバで
は、電力管理は設置サイズを減少し、発熱を低減するた
めに主に用いられる。電力管理は、電力の節約およびこ
の電力の有効利用が性能の向上および利用者の満足に直
接結びつく携帯トランシーバにおいてさらに大きな関心
事となる。
用するので、電力資源の節約および効率は、通信トラン
シーバ内で効率の高い増幅器構成および段を利用するこ
とにかかっている。従って、中間増幅器や変調器などの
増幅器構成要素は、バッテリ充電の間で全体的な携帯ト
ランシーバの使いやすさを改善するためにできるだけ多
くの電力を節約しなければならない。
び変調器は異なるレベルの効率を有する。さらに、増幅
器はその最大電力および効率レベルより低い電力レベル
で一般に動作する。これらの「バックオフ」レベルでの
動作は、装置の全体的な効率をさらに低減する。
は、ほとんどの用途で一般にみられる。ほとんどの増幅
器は、この領域では、例えば<30%と、低い動作効率
を示す。線形増幅器は、その最大電力レベルより−10
dBで動作する場合、約20%効率以下でしか一般に動
作しない。
チング・モードで動作する場合に比べてより多くの電力
を散逸する。クラスS変調器はスイッチング・モードで
動作し、そのため散逸する電力は少なく、それゆえ携帯
通信用途に寄与する。
ック電力レンジにおいてエンベロープを有する入力信号
をより高い効率で増幅し、しかも発生した位相遅延を補
償する方法および装置に対する必要性が高い。
率クラスS変調器である。エンベロープ情報を有する入
力信号はこの変調器に入力され、エンベロープは、以降
の電力増幅器に印加される前に増幅される。この方式で
は、検出されたエンベロープはクラスS変調器によって
効率的に増幅される。クラスS変調器は、両者ともGree
n Mountain Radio Research 社出身のFrederick H. Raa
b, Ph.D.およびDaniel J. Ruppによる論文 "Class-S Hi
gh-Efficiency Amplitude Modulator", RF Design Vol.
17, no. 5, pp. 20-74 May 1994において説明される高
レベルEER(Envelope Elimination and Restoration)
増幅器の一部をなし、この文献は本明細書に参考として
含まれる。
器4のブロック図を示す。入力信号10は、一般に、入
力信号10によって伝達されるエンベロープ記述情報を
有する振幅変調(AM)信号である。
して基準波形26を与える。基準波形は、三角波形また
は鋸波形でもよい。好適な実施例では、極めて高いdv
/dtを防ぎ、かつパルスの立ち上がりおよび立ち下が
りにおいて比較プロセスのスイッチング遅延のバランス
をとるために、三角波形が採用される。
化を検出し、それに応じて出力信号で応答する。好適な
実施例では、高速比較器が用いられ、入力RFエンベロ
ープを三角サンプリング波形と比較することによりパル
ス幅変調の機能を行う。出力パルス幅は、入力信号RF
エンベロープの大きさに比例する。好適な実施例では、
比較器20は差分出力信号を与える。
信号に対して信号処理を行う。好適な実施例では、比較
器出力信号はECLレベルであり、この信号をプリドラ
イバ40に送る前に入力ドライブ・レベルに対応するた
めにシフトしなければならない。また、好適な実施例で
は、レベル・シフタ35は、プリドライバ40をドライ
ブするため信号電力レベルを増加する。
信号処理および増幅を行う。好適な実施例では、プリド
ライバ40は、ドライバ50においてディスクリート素
子をドライブするための対になった差分出力をさらに生
成する。ドライバ50は、スイッチ60,70のスイッ
チングを制御する。
が高く、オン抵抗が低く、かなり低いゲート・ドライブ
電力しか必要としない。好適な実施例では、電力出力段
およびドライバ段の両方におけるすべてのスイッチは、
空乏モードで動作するNチャネルガリウムひ素電界効果
トランジスタである。スイッチ60,70は、パルス幅
変調信号である出力80を生成する。高レベルのパルス
幅変調信号は、低域通過フィルタ90によって所望のア
ナログ電圧出力に変換される。このフィルタは、スイッ
チング周波数とその高調波に高インピーダンスを与え
る。これはこのような高調波が負荷に達することを防
ぎ、またスイッチを介して大きな電流が発生することを
防ぐ。次に、出力95は、通信システムにおいて伝搬電
力レベルを発生するため電力増幅器をドライブする。
は、サンプリング周波数は歪を最小限に抑えるため帯域
幅の5〜6倍である。図示のような好適な実施例では、
変調器は約10MHzの帯域幅で動作し、変調器効率は
80%〜90%範囲に近づく。図2は、本発明の好適な
実施例による波形発生器25の概略図を示す。好適な実
施例では、1Vpp,50MHz三角基準波形26は、
比較器211,2つの電流モード差分スイッチング段1
01,102,104,105,3つの電流源103,
106,110(図3),タイミング・コンデンサ40
1および基準電圧604によって発生される。このよう
な波形は、比較器211が状態をスイッチして、両方の
入力が0ボルトになってからサイクルが開始すると発生
される。スイッチング段102はスイッチ・オフし、基
準電圧は雑音を低減するためコンデンサ402によって
制御されるレートにて1ボルトまで増加する。唯一のレ
ート条件は、電圧606が好適な実施例では10nse
cであるサイクル時間の半分になる前に、電圧信号60
5が1ボルトで整定しなければならないことである。こ
の同じサイクルの部分で、スイッチング段104もスイ
ッチ・オフし、電圧606は、コンデンサ401と、電
流源110からの約5mAの充電電流とによって制御さ
れるように、10nsec毎に1ボルトのレートで増加
する。基準波形26が1ボルトに達すると、サイクルの
半分が完了し、比較器211は状態をスイッチする。こ
の時点で、スイッチング段102はスイッチ・オンし、
電流源103によって与えられる定電流は分圧抵抗器3
01,302から引かれて、電圧信号605を0ボルト
に低減する。上記のように、コンデンサ402はレート
を制御する。スイッチング段104もスイッチ・オン
し、電流源106によって与えられる定電流はコンデン
サ401および電流源110(図3)から引かれる。基
準波形26のレベルは、好適な実施例では、0ボルトに
達するまで10nsec毎に1ボルトで減少し、0ボル
トに達したとき、残り半分のサイクルが完了し、比較器
211は再度状態をスイッチし、このシーケンスは反復
する。
器20およびレベル・シフタ35の概略図を示す。好適
な実施例では、レベル・シフタ35は、高速なスイッチ
ング速度を必要とするプリドライバ40に、−9ボルト
および−6ボルトの入力ドライブ・レベルを与える。こ
のような機能は、差分電流モード・スイッチング段10
7,108によって提供される。抵抗器331,332
の値は、スイッチング時間と、プリドライバ入力容量
と、スイッチング段107,108の出力容量とによっ
て決定される。定電流供給は、電流源109および増幅
器202によって提供される。好適な実施例では、この
段は+3および−9ボルト電源で動作し、比較器20か
らのECLレベルでドライブされる。
する。好適な実施例では、比較器20は、約400mW
attsを散逸するSPT9689(Colorado Spring
s, ColoradoのSignal Processing Technologies, Inc.
社製)などの高速電圧比較器であり、カスタム・デバイ
スはさらに良好な電力管理を提供できる。好適な実施例
では、パルス幅変調は、入力RFエンベロープを1Vp
p、50MHz三角サンプリング波形と比較することに
よって達成される。比較器20からの出力パルスは50
MHzレートであり、パルス幅は入力RFエンベロープ
の大きさに比例する。RFエンベロープ帯域幅の5〜6
倍の所要サンプリング・レートは、約10MHzの変調
器帯域幅を与える。
ドライバ,ドライバおよびスイッチング段の概略図を示
す。電力出力段およびドライバ段の両方におけるスイッ
チは、空乏モードで動作するNチャネルGaAs電界効
果トランジスタである。これらのデバイスは、スイッチ
ング速度が高く、オン抵抗が低く、かなり低いゲート・
ドライブ電力しか必要としない。0〜3ボルトのゲート
・ソース間電圧は、デバイスをそれぞれオンおよびオフ
する。ゲート入力インピーダンスは主に容量であり、 Pg =Cin*Vgs 2 *Fs のゲート・ドライブ電力を必要とする。
Vgsはオンからオフのゲート・ソース間電圧スイングに
等しく、Fs はスイッチング周波数に等しい。
を行うためには、ドライバはパルス・エッジにおいて生
じるスイッチング中にのみ高ピーク電流を供給しなけれ
ばならない。この機能は、適切な電圧レベルで動作する
FETによって提供される。出力トーテム・ポール段
は、高サイド・スイッチおよび低サイド・スイッチを有
する。各スイッチは、ドライブ電力を失うものの、低い
オン抵抗およびより大きな出力電力能力を提供するた
め、トランジスタを並列接続することによって構築され
る。並列接続は効率を改善するが、デバイスの数が増加
するにつれて、限界効用逓減(diminishing return)の点
が存在する。好適な実施例では、3つの並列デバイス,
スイッチ60〜62およびスイッチ70〜72は、ほと
んどの設計において好適な選択である。
実施例では接地された電源で動作し、スイッチ117,
118によって構成されるトーテム・ポール・ドライバ
段によってドライブされる。このドライバ段は、グラン
ドと−3ボルトとの間で動作し、一般にスイッチング中
にのみ電力を散逸する。このような構成は電力損を最小
限に抑え、比較的大きな入力容量で出力段へのドライブ
を改善する。高サイド・スイッチ60〜62は、出力8
0を基準にした電源で動作し、スイッチ115,116
によって構成されるトーテム・ポール段によってドライ
ブされる。高サイド・スイッチの動作は低サイド・スイ
ッチの動作と同様であるが、ドライブ・レベルは−3ボ
ルトおよびVddである。ブートストラッピング回路
は、高サイド・スイッチをドライブするために一般に用
いられる。ただし、好適な実施例では、ブートストラッ
ピングの代わりに、かなり低い電力損およびわずかな複
雑さでFETターン・オン機能を実行するために、好適
な実施例はゲート・ソース間抵抗を利用する。抵抗値
は、電力損を最小限に抑え、かつドライバ・ゲート入力
容量によって決まるスイッチング時間条件を満たすよう
に最適化される。
ルは、スイッチ111〜114およびゲート・ソース間
抵抗器333〜336によって構成されるプリドライバ
40と、好適な実施例では−6ボルト電源とによって与
えられる。プリドライバ・トランジスタがオフのとき、
電流は抵抗器に流れず、ゲート・ソース間電圧はゼロで
あり、ドライバをオンする。逆に、いずれかのプリドラ
イバ・トランジスタがオンのとき、電流は抵抗器に流れ
て、−3ボルトのゲート・ソース間電圧を与え、ドライ
バはオフになる。プリドライバおよびドライバ・トラン
ジスタにおける散逸は極めて低いが、ゲート・ソース間
抵抗器において電力は失われる。
通過フィルタ90の概略図を示す。10MHz通過帯域
で0.1dBのフラットネス応答を有する6極Tchebysc
heff低域通過出力フィルタは、50MHzサンプリング
周波数にて60dBの減衰を行う。このようなフィルタ
は、10MHz通過帯域において群遅延のばらつきは極
めて低い。低域通過フィルタ90は、インダクタ501
〜503およびコンデンサ422,424,426によ
って構成される。37.3ナノ秒の時間遅延が生じ、ま
た増幅器経路において同等の量の遅延を追加する措置を
講じなければならないが、このような遅延は対処できな
いことはない。
示すが、これは制限するものではなく、当業者に周知な
ように、異なる信号特性および所望の結果のために変更
できる。
ためのフローチャートを示す。好適な実施例では、クラ
スS変調器は以下のタスクを実行する。
波形を発生する。好適な実施例では、基準波形26は三
角波形であるが、基準波形が鋸波もしくは他の波形でも
かまわない。
26と比較し、ここで入力信号は増幅された信号であ
る。タスク160は、入力信号10および基準波形26
からの比較出力信号を発生し、この比較出力信号はパル
ス幅変調信号である。
ベル・シフトするために比較出力信号の差分出力を発生
する。タスク175は、タスク180において出力信号
を発生するためにスイッチをドライブする。
して、入力信号のエンベロープをスイッチからの出力に
復元する。
信号を増幅するために用いられ:前記入力信号を受ける
第1入力と、基準波形を受ける第2入力と、比較出力と
を有する比較器;前記比較出力に結合された少なくとも
一つの入力と、第1差分出力と、第2差分出力とを含む
ドライバ;前記第1差分出力によって制御される高サイ
ド・スイッチと、前記第2差分出力によって制御される
低サイド・スイッチとを含むスイッチング段であって、
前記高サイド・スイッチおよび前記低サイド・スイッチ
は、スイッチ出力を発生するためトーテム・ポール配置
で構成される、スイッチング段;および前記スイッチ出
力に結合され、前記入力信号の増幅されたエンベロープ
を復元する低域通過フィルタによって構成される。
が差分出力を有することを特徴とする。
の前記差分出力に結合された入力と、前記ドライバの前
記入力のために整合性のあるドライブ・レベルを与える
出力とを有する差分レベル・シフタをさらに含んで構成
されることを特徴とする。
前記ドライバに与えるため、前記差分レベル・シフタの
出力と、前記ドライバの前記少なくとも一つの入力とに
結合されたプリドライバをさらに含んで構成されること
を特徴とする。
形が三角波形であることを特徴とする。
形を発生する波形発生器をさらに含んで構成されること
を特徴とする。
過フィルタがTchebyscheff低域通過フィルタであること
を特徴とする。
ベロープを出力信号に復元することによって、入力信号
を増幅する増幅器は:前記入力信号を受ける第1入力
と、基準波形を受ける第2入力と、比較出力とを有する
比較器;前記比較出力に結合された少なくとも一つの入
力と、第1差分出力と、第2差分出力とを含むドライ
バ;前記第1差分出力によって制御される高サイド・ス
イッチと、前記第2差分出力によって制御される低サイ
ド・スイッチとを含むスイッチング段であって、前記高
サイド・スイッチおよび前記低サイド・スイッチは、ス
イッチ出力を発生するためトーテム・ポール配置で構成
された、スイッチング段;および前記スイッチ出力に結
合され、前記入力信号の増幅されたエンベロープを復元
する低域通過フィルタによって構成される。
力信号を前記基準波形でパルス幅変調することを特徴と
する。
力を有することを特徴とする。
分出力に結合された入力と、前記ドライバの前記入力の
ために整合性のあるドライブ・レベルを与える出力とを
有する差分レベル・シフタをさらに含んで構成されるこ
とを特徴とする。
イバに与えるため、前記差分レベル・シフタの出力と、
前記ドライバの前記少なくとも一つの入力とに結合され
たプリドライバをさらに含んで構成されることを特徴と
する。
波形であることを特徴とする。
する波形発生器をさらに含んで構成されることを特徴と
する。
ッチおよび前記高サイド・スイッチがそれぞれ少なくと
も一つの電界効果トランジスタからなることを特徴とす
る。
タがTchebyscheff低域通過フィルタであることを特徴と
する。
であって:増幅すべき前記入力信号を基準波形と比較す
る段階;前記入力信号および前記基準波形から比較出力
信号を発生する段階;前記比較出力信号で少なくとも一
つのスイッチをドライブする段階;前記少なくとも一つ
のスイッチが前記比較出力信号からスイッチ出力を発生
する段階;および前記スイッチ出力を低域通過濾波し
て、前記エンベロープを復元する段階によって構成され
る。
記段階が前記入力信号を前記基準波形でパルス幅変調す
る段階によって構成されることを特徴とする。
分出力を発生する段階によって構成されることを特徴と
する。
が前記少なくとも一つのスイッチをドライブする前に、
前記差分出力をレベル・シフトする段階をさらに含んで
構成されることを特徴とする。
る波形発生器を設ける段階をさらに含んで構成されるこ
とを特徴とする。
角波形を発生する段階をさらに含んで構成されることを
特徴とする。
説明した。ただし、当業者であれば、本発明の範囲から
逸脱せずに、この好適な実施例において変更および修正
が可能なことが理解されよう。
図である。
図である。
ル・シフタの概略図である。
ライバおよびスイッチング段の概略図である。
の概略図である。
るためのフローチャートである。
ッチング段 103,106,110 電流源 107,108 差分電流モード・スイッチング段 111〜118 スイッチ 109 電流源 202 増幅器 211 比較器 245,252 抵抗器 254,262 コンデンサ 256,260,264 抵抗器 266 増幅器 301,302 分圧抵抗器 331,332 抵抗器 333〜336 ゲート・ソース間抵抗器 401 タイミング・コンデンサ 402 コンデンサ 422,424,426 コンデンサ 501〜503 インダクタ 604 基準電圧 605 電圧信号 606 電圧
Claims (5)
- 【請求項1】 エンベロープ情報を有する入力信号を増
幅するクラスS変調器であって:前記入力信号を受ける
第1入力と、基準波形を受ける第2入力と、比較出力と
を有する比較器;前記比較出力に結合された少なくとも
一つの入力と、第1差分出力と、第2差分出力とを含む
ドライバ;前記第1差分出力によって制御される高サイ
ド・スイッチと、前記第2差分出力によって制御される
低サイド・スイッチとを含むスイッチング段であって、
前記高サイド・スイッチおよび前記低サイド・スイッチ
はスイッチ出力を発生するためトーテム・ポール配置で
構成された、スイッチング段;および前記スイッチ出力
に結合され、前記入力信号の増幅されたエンベロープを
復元する低域通過フィルタ;によって構成されることを
特徴とするクラスS変調器。 - 【請求項2】 前記比較器は、前記入力信号を前記基準
波形でパルス幅変調することを特徴とする請求項1記載
のクラスS変調器。 - 【請求項3】 前記比較器は、差分出力を有することを
特徴とする請求項1記載のクラスS変調器。 - 【請求項4】 前記比較器の前記差分出力に結合された
入力と、前記ドライバの前記入力のために整合性のある
ドライブ・レベルを与える出力とを有する差分レベル・
シフタをさらに含んで構成されることを特徴とする請求
項3記載のクラスS変調器。 - 【請求項5】 前記低サイド・スイッチおよび前記高サ
イド・スイッチは、それぞれ少なくとも一つの電界効果
トランジスタからなることを特徴とする請求項1記載の
クラスS変調器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/753,630 US6072361A (en) | 1996-11-27 | 1996-11-27 | Wideband class-S modulator and method therefor |
US753630 | 1996-11-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163764A true JPH10163764A (ja) | 1998-06-19 |
Family
ID=25031482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9340648A Pending JPH10163764A (ja) | 1996-11-27 | 1997-11-25 | 広帯域クラスs変調器およびその方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6072361A (ja) |
JP (1) | JPH10163764A (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5982231A (en) * | 1997-07-23 | 1999-11-09 | Linfinity Microelectronics, Inc. | Multiple channel class D audio amplifier |
US6226324B1 (en) * | 1997-12-17 | 2001-05-01 | The Foxboro Company | Methods and systems for trimming a PWM signal |
JP3874145B2 (ja) * | 1998-06-10 | 2007-01-31 | ソニー株式会社 | 変調回路、送信装置及び送信回路 |
JP3825638B2 (ja) * | 1999-04-23 | 2006-09-27 | インターナショナル・レクチファイヤー・コーポレーション | 高電圧リニア電流感知ic用の回路 |
US6320460B1 (en) * | 2000-05-30 | 2001-11-20 | Ivan Meszlenyi | Class D amplifier |
US6486733B2 (en) | 2000-12-27 | 2002-11-26 | Motorola, Inc. | Method and apparatus for high efficiency power amplification |
US6993302B2 (en) * | 2002-01-15 | 2006-01-31 | Igor Bausov | Class-L power-output amplifier |
US6954504B2 (en) * | 2002-10-25 | 2005-10-11 | Qualcomm, Incorporated | Method and system for code combining in a communication system |
JP4622423B2 (ja) * | 2004-09-29 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | パルス幅変調信号発生回路 |
US7327803B2 (en) | 2004-10-22 | 2008-02-05 | Parkervision, Inc. | Systems and methods for vector power amplification |
US7355470B2 (en) | 2006-04-24 | 2008-04-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning |
US7911272B2 (en) | 2007-06-19 | 2011-03-22 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
US7400191B2 (en) | 2006-04-07 | 2008-07-15 | Manuel De Jesus Rodriguez | Switching power amplifier |
US8031804B2 (en) | 2006-04-24 | 2011-10-04 | Parkervision, Inc. | Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion |
US7705672B1 (en) | 2007-02-12 | 2010-04-27 | Manuel De Jesus Rodriguez | Buck converters as power amplifier |
WO2008156800A1 (en) | 2007-06-19 | 2008-12-24 | Parkervision, Inc. | Combiner-less multiple input single output (miso) amplification with blended control |
DE102007062955B4 (de) * | 2007-12-21 | 2011-06-01 | Catem Develec Gmbh & Co. Kg | Schaltung zur Spannungsstabilisierung eines Bordnetzes |
WO2009145887A1 (en) | 2008-05-27 | 2009-12-03 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
US8149027B2 (en) * | 2008-07-02 | 2012-04-03 | Motorola Mobility, Inc. | Circuit with a voltage dependent resistor for controlling an on/off state of a transistor |
KR20140026458A (ko) | 2011-04-08 | 2014-03-05 | 파커비전, 인크. | Rf 전력 송신, 변조 및 증폭 시스템들 및 방법들 |
EP2715867A4 (en) | 2011-06-02 | 2014-12-17 | Parkervision Inc | ANTENNA CONTROL |
US8760225B1 (en) * | 2013-01-08 | 2014-06-24 | Lsi Corporation | BiCMOS gate driver for class-S radio frequency power amplifier |
US20140269978A1 (en) | 2013-03-15 | 2014-09-18 | Lsi Corporation | Interleaved multipath digital power amplification |
CN106415435B (zh) | 2013-09-17 | 2020-08-11 | 帕克维辛股份有限公司 | 用于呈现信息承载时间函数的方法、装置和系统 |
TWI563795B (en) | 2014-03-13 | 2016-12-21 | Upi Semiconductor Corp | Gate driver and control method thereof |
US9407258B1 (en) * | 2015-07-22 | 2016-08-02 | Nxp B.V. | Efficient driver circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728181B2 (ja) * | 1988-12-28 | 1995-03-29 | パイオニア株式会社 | パルス幅変調増幅回路 |
US5479337A (en) * | 1993-11-30 | 1995-12-26 | Kaiser Aerospace And Electronics Corporation | Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter |
-
1996
- 1996-11-27 US US08/753,630 patent/US6072361A/en not_active Expired - Lifetime
-
1997
- 1997-11-25 JP JP9340648A patent/JPH10163764A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6072361A (en) | 2000-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10163764A (ja) | 広帯域クラスs変調器およびその方法 | |
JPH10224159A (ja) | 時間遅延補償広帯域クラスs変調器およびその方法 | |
US6380802B1 (en) | Transmitter using input modulation for envelope restoration scheme for linear high-efficiency power amplification | |
US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
US7400865B2 (en) | Variable bandwidth envelope modulator for use with envelope elimination and restoration transmitter architecture and method | |
US7102427B2 (en) | Amplifier and radio frequency power amplifier using the same | |
US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
KR20050044876A (ko) | 전력 증폭기 회로 | |
US6522194B1 (en) | Envelope restoration scheme for linear high-efficiency power amplification | |
US20020079960A1 (en) | Method and apparatus for high efficiency power amplification | |
US4462004A (en) | Dynamic class-4 FET amplifier | |
US8058927B2 (en) | Amplifier modulation method and apparatus | |
JP2004511158A (ja) | スイッチモードrf増幅器の可変バイアス制御方法 | |
US6621335B2 (en) | Class D amplifier with passive RC network | |
US8970295B2 (en) | System and method for a power amplifier | |
US8364099B2 (en) | Methods and apparatus for controlling leakage and power dissipation in radio frequency power amplifiers | |
WO1995033305A1 (en) | Pulse width modulation amplifier | |
US6320460B1 (en) | Class D amplifier | |
US20060017509A1 (en) | Auxiliary transistor gate bias control system and method | |
WO2008101548A1 (en) | Level shift circuit | |
US6100756A (en) | Method and apparatus for high efficiency power amplification | |
JP5498415B2 (ja) | スイッチング電源とその駆動方法 | |
CN114467261B (zh) | 具有宽带乘积模式控制的极化调制发射机 | |
JPH11298540A (ja) | Ask変調器 | |
JP2004056211A (ja) | 半導体装置およびd級増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |