KR930001467B1 - 디지탈 비디오 처리장치(dvp) - Google Patents

디지탈 비디오 처리장치(dvp) Download PDF

Info

Publication number
KR930001467B1
KR930001467B1 KR1019900014957A KR900014957A KR930001467B1 KR 930001467 B1 KR930001467 B1 KR 930001467B1 KR 1019900014957 A KR1019900014957 A KR 1019900014957A KR 900014957 A KR900014957 A KR 900014957A KR 930001467 B1 KR930001467 B1 KR 930001467B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
hst
character
graphic
Prior art date
Application number
KR1019900014957A
Other languages
English (en)
Other versions
KR920006834A (ko
Inventor
김광성
Original Assignee
주식회사 컴픽스
김광성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 컴픽스, 김광성 filed Critical 주식회사 컴픽스
Priority to KR1019900014957A priority Critical patent/KR930001467B1/ko
Publication of KR920006834A publication Critical patent/KR920006834A/ko
Application granted granted Critical
Publication of KR930001467B1 publication Critical patent/KR930001467B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

디지탈 비디오 처리장치(DVP)
제1도는 본 발명의 회로 구성도.
제2도는 완충 및 증폭회로 연결도.
제3도는 플립플롭 구성도.
제4도는 증폭회로(AMP4)도.
제5도는 고속스위치 전환 집적회로와 연결된 증폭회로(AMP3)도.
* 도면의 주요부분에 대한 부호의 설명
HST1∼HST2: 고속스위치 전환 집적회로 AMP1∼AMP5: 증폭회로
2 : 완충회로 3 : 슈퍼임포즈회로
4 : 키회로 5 : 어드레스 분리회로
6 : 스위치 전환 제어회로 7 : 인버터
9 : 화상신호 10 : 문자 및 그래픽신호
본 발명은 임의의 Pc와 상호 데이터를 교환할 수 있도록 비디오가 처리되는 부분을 별도의 하드웨어로 구성하여 Pc와 연결시켜 용도에 따라 프로그램을 바꾸면서 문자나 그래픽 또는 화상신호를 비디오로 처리할 수 있게한 디지털 비디오 처리장치(Digital Video Processor : DVP)에 관한 것이다.
종래의 방송용 문자처리 장치나 컴퓨터 그래픽을 이용한 장치는 제조회사에서 개발한 아이디어만으로 구성되어 있어 방송설비에 맞는 신호규격 및 온.에어(ON AIR), 프리뷰(PREVIEW)의 양화면 처리 방식을 택하고 있어서 타 회사에서 개발된 임의의 우수한 소프트 웨어를 수용하여 방송 또는 비디오 제작 작업에 이용할 수 없을 뿐아니라 특히 상기 장치들은 주로 전문 방송국이나 방송실에만 사용이 가능한 고가품이고 취급 및 작동이 전문화 되어 일반 비디오 업자나 소규모 프로덕션에서는 쉽게 구입하여 사용할 수 없다는 점과 일반적으로 사용되는 Pc와의 호환성이 없어 데이터를 공유한 다중 사용이 불가능하였고 더욱이 상기 장치는 제조회사 고유의 하드웨어 및 소프트웨어 만으로 구성되어 있기 때문에 아프터 써비스에 많은 어려움 따르는 결점이 있었다.
본 발명은 상기와 같은 종래의 결함을 감안하여 발명한 것으로 임의의 Pc와 상호 데이터가 교환될 수 있도록 비디오가 처리되는 부분을 별도의 하드웨어로 구성한 장치(보드 및 프레임)를 Pc에 연결 시킴으로서 누구나 간단한 조작만으로 Pc에서 출력된 문자 및 그래픽을 비디오를 통하여 슈퍼임포즈 처리 또는 타 장비의 비디오와 영상을 혼합하여 사용할 수 있게 할뿐만 아니라 다수의 Pc를 상호 연결하여 Pc의 중앙처리장치 통제하에 다른 Pc의 보조장치나 출력장치로 출력될 수 있도록 하므로서 기존의 소프트웨어를 병용할 수 있고 프로그램의 변경시에도 간단한 조작만으로 특수용도에 사용할 수 있게한 디지탈 비디오 처리장치를 제공함에 그 목적이 있다.
상기의 내용을 첨부된 도면에 따라 상세히 설명하면 다음과 같다.
제1도에서, 본 발명의 구성은 외부에서 입력되는 화상신호를 증폭회로(AMP1)의 일측에 연결하며, 수퍼임포즈회로(3)에 인가하여 입력 보정하고, A1단자와 B1단자를 통해 입력되는 문자 및 그래픽 신호를 고속스위치 전환 집적회로(HST1)의 입력에 연결하여, A2단자와 B2단자로부터 인가된 RGB 색상신호가 고속스위치 전환 집적회로(HST2)에 입력되어 이 회로를 통해 출력된 신호의 일측을 고속스위치 전환 집적회로(HST1)에 연결하여 입력된 RGB 색상신호와 함께 완충회로(2)에 입력시켜 출력된 신호를 슈퍼임포즈회로(3)에 인가하고, 입력된 신호를 키신호의 "ON", "OFF"의 변환에 따라 증폭회로(AMP1)의 외부 입력신호와 함께 증폭회로(AMP2)에 인가함으로서 CRT상에 문자 및 그래픽신호(10) 또는 화상신호(9)가 순차적으로 나타나게 하고, 외부 화상신호(9)가 없을 경우 문자 및 그래픽 신호(10)는 완충회로(2)를 거치지 않고 바로 증폭회로(AMP3)에 인가되어 CRT상에 나타나게 한다.
CRT상에 나타나는 문자 및 그래픽 신호의 에러를 점검하기 위해 고속스위치 전환 집적회로(HST1)의 일측으로부터 출력된 문자 및 그래픽 신호가 넥스트(NEXT) 증폭회로(AMP5)에 연결된 별도의 CRT상에 나타나게 하여 CRT상에 나타난 신호의 에러 여부를 검검한 후 정상적인 문자 및 그래픽신호가 증폭회로(AMP3)에 인가되도록 하기 위해서 사용되는 넥스트(NEXT) 증폭회로(AMP5)는 단지 차후 송출될 문자 및 그래픽 신호 에러여부를 판독하는 수단으로서 이용하는 회로이다. A1단자 및 B1단자에서 문자 및 그래픽 신호가 발생됨과 동시에 키신호가 발생되며 이 키신호는 어드레스 분리회로(5)를 통해 일측은 4개의 플립플롭으로 구성된 스위치 전환제어 회로(6)에 일측은 키회로(4)에 인가되며 스위치 전환제어회로(6)에 입력된 신호는 인버터(7)를 지나 고속스위치전환 집적회로(HST1)에 입력되고, 키회로(4)에 입력된 신호는 슈퍼임포즈 회로(3)에 인가되어 문자 및 그래픽 신호(10)와 외부에서 입력된 화상신호(9)를 분리하여 순차적으로 ON-AIR 증폭회로(AMP2)에 입력시키며, 키회로(4)와 슈퍼임포즈 회로(3)사이에 트랜지스터(Q18), 저항(R47, R48, VR8), 코일(L5) 및 콘덴서(C21)로 연결되어 있는 증폭회로(AMP4)는 기준치의 신호를 보내는 키신호 보상회로로서 동작을 하는 소자로 구성되어 있다.
상기와 같은 회로로 구성된 장치에 있어서 그 작용효과는 다음과 같다.
외부 단자에서 발생된 일련의 화상신호(9)가 증폭회로(AMP1)를 통해 증폭되어 그 신호는 입력신호에 따라 싱크(Sync) 신호와 칼라 버스트(Color burst) 신호를 동기시키기 위해 코일(L1), 콘덴서(C3) 및 플립플롭(FF1)으로 연결된 슈퍼임포즈 회로(3)에 입력되고 각각 서로 다른 문자 및 그래픽 신호(10)가 내장된 보드로 되어 있는 A1단자 및 B1단자를 통해 인가된 신호와 RGB 색상신호를 고속스위치 전환 집적회로(HST2)에 인가시키는 각각의 단자가 A1및 B1단자에 접속되는 A2단자 및 B2단자를 통해 RGB 색상신호가 고속스위치 전환 집적회로(HST2)에 입력되어 고속스위칭 동작에 따라 출력된 RGB 색상신호의 일측이 고속스위치 전환 집적회로(HST1)에 인가되고, 또한 A1단자나 B1단자 또는 컴퓨터 상에서 발생된 키신호가 슬롯을 거쳐 어드레스 분리회로(5)에 인가되면 어드레스 분리회로(5)에서 신호가 출력되므로 그 출력 신호의 일측을 플립플롭(F1-F4)의 클럭단자(CK1-CK4)로 구성된 스위치 전환 제어회로(6)에 인가시켜 "High"레벨과 "Low"레벨의 펄스신호를 발생케 한다.
"H"레벨 또는 "L"레벨 펄스신호는 인버터(7)를 통과하면서 반전되어 고속스위치 전환 집적회로(HST1)에 인가되므로 고속스위치 전환 집적회로(HST1)에 입력된 색상신호와 문자 및 그래픽 신호에 인버터(7)로부터 "H"레벨의 펄스신호가 입력될 경우, A1단자의 문자 및 그래픽 신호는 색상신호와 합성되어 트랜지스터(Q1-Q3), 저항(R1-R5, VR1), 코일(L1) 및 콘덴서(C1-C2)로 연결하여 구성된 완충회로(2)를 거치지 않고 곧 바로 트랜지스터(Q9-Q13), 저항(R20-R33, VR4-VR5), 콘덴서(C10-C15), 코일(L4) 및 제너다이오드(ZD2)로 연결한 NEXT 증폭회로(AMP3)를 통해 CRT상에 나타나며, B1단자에서 인가된 문자 및 그래픽 신호만 완충회로(2)에 입력되어 고속스위치 전환 집적회로(HST1)를 거치면서 문자 및 그래픽신호는 회로(HST1) 자체의 고유 임피던스 등의 원인에 의해 파형이 왜곡되므로 왜곡된 상태로 입력된 신호는 완충회로(2)에서 본래의 신호 파형으로 복원되어 출력된다. 완충회로(2)에 연결된 슈퍼임포즈 회로(3)에 복원 출력된 문자 및 그래픽 신호가 입력되고 인버터(7)로부터 인가된 펄스신호가 "L"레벨일 경우, B1단자의 문자 및 그래픽 신호는 NEXT 증폭회로(AMP3)에 인가되고 반대로 A1단자의 문자 및 그래픽 신호만이 완충회로(2)에 인가된다.
"H"레벨과 "L"레벨의 펄스신호에 따라 A1및 B1단자로부터 완충회로(2)를 거치지 않고 NEXT 증폭회로(AMP3)에 인가된 문자 및 그래픽 신호는 상기 고속스위치 전환 집적회로(HST1)를 거치면서 파형이 왜곡되어 출력되기 때문에 NEXT 증폭회로(AMP3)의 일단(가)이 입력신호의 임피던스를 매칭하는 파형 보상회로로서 작동하여 본래의 신호파형으로 복원시켜 CRT상에 나타나게 한다. 또한 어드레스 분리회로(5)에 인가된 신호의 출력중 일측은 다수의 인버터로 연결 구성된 키회로(4)에 입력되며 그 출력의 일측이 슈퍼임포즈 회로(3)에 인가됨으로서 A1단자 및 B1단자에서 나온 문자 및 그래픽 신호가 고속스위치 전환 집적회로(HST1)와 완충회로(2)를 거치면서 시간적으로 딜레이 되었을때 딜레이 된 만큼 타이밍을 조절하며, 키회로(4)에서 출력된 키신호가 슈퍼임포즈 회로(3)에 인가될 경우 증폭회로(AMP1)를 통해 인가된 외부 화상신호(9)는 제거되고 A1단자 또는 B1단자에서 인가된 신호중 "H"레벨 또는 "L"레벨의 펄스신호에 의해 선택된 문자나 그래픽 신호만이 슈퍼임포즈 회로(3)를 통해 ON-AIR 증폭회로(AMP2)에 입력되고 키신호가 입력되지 않을때 문자나 그래픽신호(10)는 제거되고 화상신호(9)만이 ON-AIR 증폭회로(AMP2)에 입력되어 CRT상에 나타난다.
만일 외부 화상신호(9)가 증폭회로(AMP1)에 입력되지 않고 A1단자 및 B1단자에서 발생된 문자나 그래픽 신호만이 발생한 경우 동시에 발생된 키신호에 의해 이 신호는 슈퍼임포즈 회로(3)를 거치지 않고 증폭회로(AMP3)에 인가됨으로서 CRT상에 문자 및 그래픽만이 나타나게 된다.
상기와 같이 작용하는 회로로 구성된 장치를 컴퓨터에 내장시킴으로서 종래 컴퓨터 제어회로의 내장방식에서 비디오 장치만을 분리하여 독립적으로 프로그램을 실행시킬 수 있어 이동하는 화상신호에 문자 및 그래픽신호를 용이하게 오버랩(Overlap)할 수가 있고, 일반 Pc용 문자 및 그래픽 프로그램의 화면처리가 가능할 뿐 아니라 간단한 조작에 의해 녹화가 용이하게 실시되며 Pc의 상호연결에 의해 데이터 교환이 가능하므로 필요시 간단한 조작으로 화상과 문자 또는 그래픽 신호를 분리 또는 합성할 수 있기 때문에 화면이나 문자 또는 그래픽을 편집, 생성시 작업과 품질의 신뢰도를 높일 수 있도록 하는 효과가 있다.

Claims (1)

  1. 화상신호에 문자 및 그래픽 신호를 오버랩 또는 분리시키는 장치에 있어서, 외부 화상신호를 처리하는 증폭회로(AMP1)를 슈퍼임포즈 회로(3)에 연결하고, 컴퓨터에 내장된 보드의 A1단자와 B1단자를 고속스위치 전환 집적회로(HST1)에 연결하여 고속스위치 전환 집적회로(HST1) 출력의 일측은 완충회로(2)에 일측은 증폭회로(AMP5)에 연결하며, 완충회로(2)의 출력선을 슈퍼임포즈 회로(3)에 접속함으로서 화상신호(9)와 문자 및 그래픽 신호(10)가 순차적으로 증폭회로(AMP2)에 인가되도록 하며, A1단자와 B1단자에서 발생한 키신호를 어드레스 분리회로(5)에 인가하여 여기에서 출력된 신호의 일측은 스위치 전환 제어회로(6)에 일측은 키회로(4)에 연결하고, 스위치 전환회로(6)를 인버터(7)와 연결하여 고속스위치 전환 집적회로(HST1)에 접속하고 키회로(4)는 증폭회로(AMP4)를 지나 슈퍼임포즈 회로(3)에 연결하며 키회로(4)의 펄스신호에 따라 문자나 그래픽 신호가 고속스위치 전환 집적회로(HST1)를 통해 증폭회로(AMP3)에 연결되도록 하고, A2단자 및 B2단자로부터 나온 RGB 색상신호를 고속스위치 전환 집적회로(HST2)를 통해 스위치 제어회로(6)의 출력라인에 접속하여 고속스위치 전환 집적회로(HST1)에 인가함으로서 컴퓨터에서 오는 모든 문자 및 그래픽 신호가 방송신호에 인터페이스 되도록 한 것을 특징으로 하는 디지탈 비디오 처리장치(DVP).
KR1019900014957A 1990-09-20 1990-09-20 디지탈 비디오 처리장치(dvp) KR930001467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014957A KR930001467B1 (ko) 1990-09-20 1990-09-20 디지탈 비디오 처리장치(dvp)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014957A KR930001467B1 (ko) 1990-09-20 1990-09-20 디지탈 비디오 처리장치(dvp)

Publications (2)

Publication Number Publication Date
KR920006834A KR920006834A (ko) 1992-04-28
KR930001467B1 true KR930001467B1 (ko) 1993-02-27

Family

ID=19303864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014957A KR930001467B1 (ko) 1990-09-20 1990-09-20 디지탈 비디오 처리장치(dvp)

Country Status (1)

Country Link
KR (1) KR930001467B1 (ko)

Also Published As

Publication number Publication date
KR920006834A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US5282234A (en) Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices
KR900019002A (ko) 조합 회로
JPH07236151A (ja) デジタルビデオスイッチャ
KR930001467B1 (ko) 디지탈 비디오 처리장치(dvp)
US5864371A (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
US5729247A (en) Screen display device
CA1207430A (en) Video signal impose circuit
JPH026470B2 (ko)
JP3303318B2 (ja) オンスクリーン表示装置
KR940002196Y1 (ko) 휘도신호분리회로
JPS58134585A (ja) テレビジヨン−中間周波回路
KR940004960Y1 (ko) 슈퍼 보드(Super Board)
KR890000722Y1 (ko) 동기신호 합성 및 16색상 재생장치
KR0109259Y1 (ko) 영상 기기의 잡음 제거장치
JPS5957286A (ja) 映像信号処理装置
JPS61203786A (ja) 信号受信装置
KR940002285Y1 (ko) 모니터용 영상 입력장치
JPS6326595B2 (ko)
KR920005061Y1 (ko) 비디오신호 합성회로
JPH0779475B2 (ja) 文字多重放送受信装置
JP2004349978A (ja) アナログスイッチ回路及び信号処理方法
JPS6244462B2 (ko)
JPH0851565A (ja) ビデオ信号処理装置
JPH033576A (ja) スーパーインポーズ装置
JPS62230288A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040205

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee