Claims (12)
제1도전형의 반도체 기판내의 소정영역에 트렌치를 구비하는 반도체 장치의 캐패시터 제조방법에 있어서, 상기 기판 표면에 제1절연막을 형성한후 에치백 공정을 실시하여 상기 트렌치의 내벽에 인접하는 제1절연막 스페이서를 형성하는 제1공정과, 상기 기판 표면에 제1 또는 제2 또는 제3두께를 가지는 제1도전층을 형성한후 에치백공정을 실시하여 상기 제1절연막 스페이서에 인접하는 제1도전층벽을 형성하는 제2공정과, 상기 제1절연막 스페이서를 제거한후 상기 기판 상부로 부터 제2도전형의 불순물을 이온 주입하여 상기 트렌치를 감싸는 제2도전형의 확산영역을 형성함과 동시에 상기 제1도전층벽을 도우핑시켜 스토리지 전극을 완성하는 제3공정을 구비함을 특징으로 하는 반도체 장치의 캐패시터 제조방법.A method for manufacturing a capacitor of a semiconductor device having a trench in a predetermined region of a semiconductor substrate of a first conductivity type, the method comprising: forming a first insulating film on the surface of the substrate and then performing an etch back process to form a first adjacent surface of the trench A first process of forming an insulating film spacer and a first conductive layer having a first, second, or third thickness on the surface of the substrate and then performing an etch back process to perform a first conductive layer adjacent to the first insulating film spacer. A second process of forming a layer wall, a second conductive type diffusion region surrounding the trench by ion implantation of a second conductive type impurity from an upper portion of the substrate after removing the first insulating layer spacer, 1. A method of manufacturing a capacitor for a semiconductor device, comprising a third step of completing a storage electrode by doping the conductive layer wall.
제1항에 있어서, 상기 제3공정후 상기 트렌치 내벽과 제1도전층벽으로 된 스토리지 전극 표면에 제2절연막을 형성하는 제4공정과 상기 기판 표면에 제2도전층을 형성하여 플레이트 전극을 형성하는 제5공정을 더 구비하여 캐패시터를 완성함을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of claim 1, wherein after the third process, a second insulating layer is formed on a surface of the storage electrode formed of the trench inner wall and the first conductive layer wall, and a second conductive layer is formed on the surface of the substrate to form a plate electrode. And a fifth step of completing the capacitor, wherein the capacitor is manufactured.
제2항에 있어서, 상기 제1 및 제2도전층이 다결정 실리콘층 임을 특징으로 하는 반도체 장치의 커패시터 제조방법.The method of claim 2, wherein the first and second conductive layers are polycrystalline silicon layers.
제2항에 있어서, 상기 제2절연막이 유전막 임을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of claim 2, wherein the second insulating layer is a dielectric layer.
제1항에 있어서, 상기 제1절연막이 고온 산화막 CVD 산화막, 질화막 등임을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein said first insulating film is a high temperature oxide film CVD oxide film, a nitride film, or the like.
제1항에 있어서, 상기 제1두께가 제2두께보다 두껍고, 상기 제2두께가 제3두께보다 두꺼움을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of claim 1, wherein the first thickness is thicker than the second thickness, and the second thickness is thicker than the third thickness.
제6항에 있어서, 상기 제1두께가 상기 트렌치 내부를 충진시킬 정도의 두께임을 특징으로 하는 반도체 장치의 캐패시터 제조방법.7. The method of claim 6, wherein the first thickness is thick enough to fill the inside of the trench.
제7항에 있어서, 상기 제1두께의 제1도전층에 의한 스토리지 전극이 상기 트렌치의 하면에서 상기 제1도전층벽이 서로 인접됨에 의한 요면부를 가짐을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of claim 7, wherein the storage electrode of the first conductive layer having the first thickness has concave portions formed by the first conductive layer walls being adjacent to each other on the lower surface of the trench.
제6항에 있어서, 상기 제2두께가 상기 트렌치 내부에 동공을 형성할 정도의 두께임을 특징으로 하는 반도체장치의 캐패시터 제조방법.The method of claim 6, wherein the second thickness is thick enough to form a hole in the trench.
제9항에 있어서, 상기 제2두께의 제1도전층에 의한 스토리지 전극이 굴곡을 가지면서 서로 이격되는 대향면으로 이루어짐을 특징으로 하는 반도체 장치의 캐패시터 제조방법.10. The method of claim 9, wherein the storage electrodes of the first conductive layer having the second thickness have opposite surfaces spaced apart from each other while being curved.
제6항에 있어서, 상기 제3두께가 상기 기판 표면과 같은 트폴로지를 가지는 범위내 임을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 6, wherein the third thickness is in a range having the same topology as the surface of the substrate.
제11항에 있어서, 상기 제3두께의 제1도전층에 의한 스토리지 전극이 서로 이격되는 수직 대향면으로 이루어짐을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 11, wherein the storage electrodes of the first conductive layer of the third thickness are vertically opposed to each other.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.