KR930001251Y1 - 디스플레이 신호 출력회로 - Google Patents

디스플레이 신호 출력회로 Download PDF

Info

Publication number
KR930001251Y1
KR930001251Y1 KR2019900009725U KR900009725U KR930001251Y1 KR 930001251 Y1 KR930001251 Y1 KR 930001251Y1 KR 2019900009725 U KR2019900009725 U KR 2019900009725U KR 900009725 U KR900009725 U KR 900009725U KR 930001251 Y1 KR930001251 Y1 KR 930001251Y1
Authority
KR
South Korea
Prior art keywords
display
terminal
inverter
signal
gate
Prior art date
Application number
KR2019900009725U
Other languages
English (en)
Other versions
KR920003206U (ko
Inventor
최선정
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR2019900009725U priority Critical patent/KR930001251Y1/ko
Publication of KR920003206U publication Critical patent/KR920003206U/ko
Application granted granted Critical
Publication of KR930001251Y1 publication Critical patent/KR930001251Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/10—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using gas tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

내용 없음.

Description

디스플레이 신호 출력회로
제1도는 통상적인 액정표시장치의 등가 회로도.
제2도는 통상적인 디스플레이 신호출력회로를 도시한 도면.
제3도는 본 고안에 의한 디스플레이 신호출력회로의 일 실시예시도.
* 도면의 주요부분에 대한 부호의 설명
1, 10 : 비데오신호 입력단자 2, 20 : 디스플레이 인에이블단자
3, 30 : 비데오신호 출력단자 TG1, TG10 : 전송게이트
IV1, IV10 : 인버터 OP1, OP10 : 차동증폭기
100 : 스위칭수단 Q10 : n MOS FET
Sn : 소오스라인 Gn : 게이트라인
TFT : 박막 트랜지스터 Cs : 축적캐퍼시턴스
LCD : 액정표시소자 Vcom : 공통전압
본 고안은 방전회로가 부가된 디스플레이 신호 출력 회로에 관한 것으로, 특히 액정표시장치의 패널구동회로에 있어서 소오스 라인에 전압을 인가하는 리드(lead)전극상의 잔류충전전하를 방전시켜 다른 소오스라인의 패널 구동회로가 오동작을 일으키는 것을 방지하는 것을 방전회로가 구비된 디스플레이 신호 출력 회로에 관한 것이다.
일반적인 액정표시장치의 패널구동회로에 대한 구성은 제1도와 같다. 제1도에서, 소오스라인(Sn)을 통하여 박막트랜지스터(TFT)의 소오스에는 디스플레이 신호가 입력되고, 상기 박막트랜지스터(TFT)의 게이트에 인가되는 온/오프 신호는 게이트라인(Gn)을 통하여 입력된다. 이때 상기 디스플레이 신호는 제2도에 도시된 디스플레이 신호 출력회로를 통해서 소오스라인(Sn)에 입력된다. 상기 디스플레이 신호 출력회로의 비데오신호입력단자(1)를 통하여 전송게이트(TG1)에 인가된 비데오신호는, 디스플레이 인에이블단자(2)를 통해서 인버터(IN1)에 인가된 디스플레이 인에이블(enable)신호가 "하이"상태일때 상기 전송 게이트(TG1)를 통과하여 차동증폭기(OP1)의 네가티브단자에 입력된다. 상기 차동증폭기(OP1)에 입력된 비데오 신호가 증폭되어 출력단자(3)을 통하여 제1도의 소오스라인(Sn)에 인가될때 박막트랜지스터(TFT)의 게이트신호가 "하이"이면 액정표시소자(LCD)가 동작된다.
상기 액정표시소자(LCD)가 동작된 후 일정시간이 경과하여 게이트라인(Gn)에 접속된 모든 액정표시소자(LCD)들이 디스플레이를 완료시키면 박막트랜지스터(TFT)의 게이트는 "로우"상태가 되어 이 박막트랜지스터(TFT)는 "오프"된다.
상기 박막 트랜지스터(TFT)가 "오프"됨과 동시에 소스 라인(Sn)에 인가되는 디스플레이신호는 제2도의 디스플레이 인에이블단자(2)에 인가된 디스플레이 인에이블(enable)신호와 함께 차단된다.
이때 한 게이트 라인(Gn)에 접속된 모든 액정표시소자들이 디스플레이 된 후 다음 게이트 라인(예를 들면 Gn+1)에 접속된 액정소자들이 디스플레이 할 경우, 새로운 비데오신호가 소오스라인(Sn)을 통하여 입력되나, 다음 게이트 라인(Gn+1)에 접속된 액정표시소자들을 디스플레이 하기전에 이 소오스라인(Sn)에 전압을 인가하는 리드(lead)전극에는 전 게이트라인(Gn)에 따른 디스플레이시 충전되었던 전하가 방전되지 않고 잔존하여 새로 입력되는 비데오 신호에 영향을 주게 됨으로써 다음 게이트 라인의 디스플레이 특성에 영향을 미치게 되는 문제점이 있었다.
따라서 본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로서 패널 구동회로상의 소오스라인에 접속된 리드(lead)전극의 전압으로 게이트라인을 디스플레이 시킨후, 다음 게이트 라인을 디스플레이 시키기전에 소스라인에 충전되어 있던 전하를 방전시킴으로써 리드(lead)전극에 충전되어 있던 전하가 다음 게이트라인의 디스플레이에 영향을 주는 것을 방지하기 위한 방전회로가 부가된 디스플레이 신호 출력 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 고안은, 패널 구동 회로의 소오스 라인에 디스플레이 신호를 전송하기 위하여 인버터에 인가되는 디스플레이 인에이불 신호의 레벨에 따라서 전송게이트에 입력되는 비데오 신호를 통과시키며, 상기 전송게이트를 통과한 비데오신호를 차동증폭기의 네가티브단자에 입력하여 증폭하는 디스플레이신호 출력 회로에 있어서, 상기 차동증폭기의 출력단에 일단이 연결되고 상기 인버터의 출력단에 타단이 연결되며 또 다른 단이 접지되는 스위칭수단을 포함함으로써, 상기 인버터의 입력단에 인가되는 디스플레이 인에이블 신호에 따라 상기 스위칭 수단을 구동시켜 상기 패널 구동회로의 소오스라인의 리드전극상에 남아있는 전하를 방전시키는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 고안을 상세히 기술하기로 한다.
제3도에 도시되어 있는 본 고안에 의한 방전회로가 부가된 디스플레이신호 출력회로의 구성은 다음과 같다.
비데오 신호입력 단자(10)를 전송게이트(TG10)의 일측단에 연결하고, 디스플레이 인에이블 입력단자(20)를 통하여 입력되는 디스플레이 인에이블신호를 상기 전송게이트(TG10)의 양제어단자에 인가되도록 하기 위하여 전송게이트(TG10)의 양 제어단자에 인버터(IV10)를 연결하고, 상기 전송게이트(TG10)를 의 타측단에 차동 증폭기(OP10)의 네가티브단자를 연결하도륵 구성한다.
또한 상기 인버터(IV10)와 차동증폭기(OP10)의 출력 단자에 스위칭수단(100)의 n MOS FET(Q10)의 드레인단자와 게이트단자를 각각 연결하고 이 nMOS FET(Q10)의 소오스단자를 그라운드 시키도록 구성한다.
상기한 바와같은 구성을 가진 본 고안의 작용과 효과를 설명하면 다음과 같다.
제3도에 있어서, 제1도에 도시된 패널상의 박막 트랜지스터(TFT)를 도통시키기 위하여 게이트라인(Gn)에 게이트신호를 인가하고 이와 동시에 비디오신호입력단자(10)에 인가된 비데오신호가 전송게이트(TG10)를 경유하여 차동증폭기(OP10)에서 증폭된다. 상기 차동증폭기(OP10)에서 증폭된 비데오신호는 디스플레이 인에이블단자(30)를 통하여 패널상의 소오스라인(Sn)에 전달되며 이 비데오 신호는 "온"상태의 박막트랜지스터(TFT)를 통하여 액정표시소자(LCD)에 전달된다.
상기 액정표시소자(LCD)에 비데오신호가 입력되면 이 액정표시소자(LCD)는 구동되는데 이때 디스플레이 인에이블단자(20)의 디스플레이 인에이블단은 "하이"상태이므로 전송게이트(TG10)를 도통시키며 스위칭수단(100)을 구성하는 n MOS FET(Q10)의 게이트 단자는 인버터(IV10)에서 반전된 "로우"상태의 디스플레이 인에이블 신호가 인가되어 스위칭수단(100)의 n MOS FET(Q10)는 "오프"상태를 유지한다.
한편, 상기 게이트 라인(Gn)의 디스플레이가 완료되면 디스플레이 인에이블단자(20)의 디스플레이 인에이블신호는 "로우"상태가 되고 또한 제1도의 게이트라인(Gn)에 전송되는 게이트 신호도 "로우"상태로 되어 박막트랜지스터(TFT)는 "오프"상태가 되기 때문에 비데오 신호도 차동증폭기(OP10)를 통과할 수 없게 된다. 상기와 같은 상태에서 소스 라인(Sn)의 리드(lead)전극에는 비데오 신호가 방전되지 않은 채로 남아 있게 되고 디스플레이 인에이블단자(20)의 신호가 "로우"상태가 되면 n MOS FET(Q10)의 게이트단자는 인버터(IV10)에서 반전된 "하이"상태의 디스플레이 인에이블 신호가 인가된다.
따라서 상기 n MOS FET(Q10)는 도통상태가 소오스 라인(Sn)의 리드(lead)전극상에 남아있던 게이트 라인(Gn)의 비데오신호가 방전되게 되며 소오스라인(Sn)의 리드(lead)전극상에는 아무런 전하도 존재하지 않게된다. 상기의 상태에서 다음 게이트라인의 디스플레이를 수행하게 되면 상기 게이트 라인(Gn)의 비데오 신호를 다음 게이트 라인의 디스플레이에 전혀 영향을 주지않게 된다.
상술한 바와같이 본 고안은 액정표시 장치의 패널 구동회로에 있어서 게이트라인(Gn)의 디스플레이가 종료되고 나서 다음 게이트 라인의 디스플레이가 시작되기전까지 충전 되어 있는 소스라인의 리드(lead)전극의 잔존전하를 방전시켜 줌으로써 다음 게이트라인에 대한 간섭을 제거하여 화질을 개선할 수 있는 이점이 있다.

Claims (2)

  1. 패널 구동 회로의 소오스 라인(Sn)에 디스플레이 신호를 전송하기 위하여 인버터(IV10)에 인가되는 디스플레이 인에이블 신호의 레벨에 따라서 전송게이트(TG10)에 입력되는 비데오 신호를 통과시키며, 상기 전송게이트(TG10)를 통과한 비데오신호를 차동증폭기(OP10)의 네가티브단자에 입력하여 증폭하는 디스플레이신호출력 회로에 있어서, 상기 차동증폭기(OP10)의 출력단(30)에 일단이 연결되고 상기 인버터(IV10)의 출력단에 타단이 연결되며 또 다른 단이 접지되는 스위칭수단(100)을 포함함으로써, 이 인버터(IV10)의 입력단(20)에 인가되는 디스플레이 인에이블 신호에 따라 상기 스위칭 신호를 구동시켜 상기 패널 구동회로의 소오스라인(Sn)의 리드전극(lead전극)상에 남아있는 전하를 방전시키는 것을 특징으로 하는 방전회로가 부가된 디스플레이 신호 출력회로.
  2. 제1항에 있어서, 상기 스위칭수단(100)은 상기 차동증폭기(OP10)의 출력단(30)에 드레인 단자가 연결되고 상기 인버터(IV10)의 출력단에 게이트단자가 연결되며, 소오스단자가 접지되는 n MOS FET(Q10)를 포함함을 특징으로 하는 방전회로가 부가된 디스플레이 신호 출력회로.
KR2019900009725U 1990-07-03 1990-07-03 디스플레이 신호 출력회로 KR930001251Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900009725U KR930001251Y1 (ko) 1990-07-03 1990-07-03 디스플레이 신호 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900009725U KR930001251Y1 (ko) 1990-07-03 1990-07-03 디스플레이 신호 출력회로

Publications (2)

Publication Number Publication Date
KR920003206U KR920003206U (ko) 1992-02-25
KR930001251Y1 true KR930001251Y1 (ko) 1993-03-22

Family

ID=19300625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900009725U KR930001251Y1 (ko) 1990-07-03 1990-07-03 디스플레이 신호 출력회로

Country Status (1)

Country Link
KR (1) KR930001251Y1 (ko)

Also Published As

Publication number Publication date
KR920003206U (ko) 1992-02-25

Similar Documents

Publication Publication Date Title
JPH07191303A (ja) 液晶表示装置の駆動回路
US6359608B1 (en) Method and apparatus for driving flat screen displays using pixel precharging
US6903734B2 (en) Discharging apparatus for liquid crystal display
JP3208299B2 (ja) アクティブマトリクス方式液晶駆動回路
US6064363A (en) Driving circuit and method thereof for a display device
US20060232504A1 (en) Active matrix-type liquid crystal display device
KR20040007350A (ko) 액정 표시 장치 및 그 제어 방법과 휴대 단말기
WO2008015813A1 (fr) Substrat à matrice active et dispositif d'affichage doté de celui-ci
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
US7414464B2 (en) Op driver with the function of canceling op offset
US6043812A (en) Liquid crystal drive circuit and liquid crystal display device
KR930001251Y1 (ko) 디스플레이 신호 출력회로
KR20040061958A (ko) 집적 아모퍼스실리콘계 박막트랜지스터 드라이브열을 갖는액정표시장치
JP3361944B2 (ja) サンプリングホールド回路
JPH09230829A (ja) ソースドライバの出力回路
US11308906B2 (en) Circuit for providing a temperature-dependent common electrode voltage
US5220313A (en) Device for driving a liquid crystal display device
JPH10197848A (ja) 液晶表示素子駆動装置
JPH05134627A (ja) 液晶表示体駆動装置
KR200254412Y1 (ko) 액정표시소자
KR19990016181A (ko) 박막 트랜지스터 액정 표시 장치
KR0158644B1 (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR970050056A (ko) 박막트랜지스터 액정 표시 장치 구동방법
JPH05313609A (ja) 液晶駆動装置
JPH06250611A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050202

Year of fee payment: 13

EXPY Expiration of term