KR930001074A - Color conversion circuit of color graphic data - Google Patents

Color conversion circuit of color graphic data Download PDF

Info

Publication number
KR930001074A
KR930001074A KR1019910010974A KR910010974A KR930001074A KR 930001074 A KR930001074 A KR 930001074A KR 1019910010974 A KR1019910010974 A KR 1019910010974A KR 910010974 A KR910010974 A KR 910010974A KR 930001074 A KR930001074 A KR 930001074A
Authority
KR
South Korea
Prior art keywords
color
data
memory
outputting
output
Prior art date
Application number
KR1019910010974A
Other languages
Korean (ko)
Other versions
KR930008046B1 (en
Inventor
이해용
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019910010974A priority Critical patent/KR930008046B1/en
Publication of KR930001074A publication Critical patent/KR930001074A/en
Application granted granted Critical
Publication of KR930008046B1 publication Critical patent/KR930008046B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음No content

Description

칼라 그래픽 데이터의 칼라 변환회로Color conversion circuit of color graphic data

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 1 도는 본 발명에 따른 칼라 변환 회로도.1 is a color conversion circuit diagram according to the present invention.

제 2 도는 제 1 도의 레벨 제어기의 구체적 일실시예의 회로도.2 is a circuit diagram of one specific embodiment of the level controller of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

12 : 복호기 14 : 메모리제어기12: decoder 14: memory controller

16 : 제 1 메모리 18 : 칼라메모리16: first memory 18: color memory

20 : 칼라 레벨 제어기20: color level controller

Claims (3)

코딩되어 CD에 기록되어진 칼라 그래픽 정보를 디코딩하여 R, G, B 칼라 그래픽 데이터와 제어 데이터를 출력하는 부호기(12)를 구비한 칼라 그래픽 데이터의 칼라 변환 회로에 있어서, 칼라 선택 데이터가 소정의 어드레스 영역에 저장되어 있으며, 소정 제어에 의해 저장된 칼라 선택 데이터를 출력하는 제 1 메모리(16)와, 상기 복호기(12)로부터 출력되는 그래픽 제어정보에 따라 상기 제 1 메모리(16)을 제어하는 메모리 제어기(14)와, 상기 복호기(12)에서 출력되는 R, G, B 칼라 그래픽 데이터를 저장하고 상기 제 1 메모리(16)의 출력 제어에 의해 저장된 R, G, B 칼라데이터를 출력하는 칼라 메모리(18)와, 상기 칼라 메모리(18)로부터 출력되는 R, G, B 칼라 데이터를 각각 입력하며, 입력되는 제 1, 제 2 제어신호(U/D) (CLK)신호에 의해 상기 입력된 각각의 R, G, B 칼라 데이터를 가변 출력하는 칼라 레벨 변환기(20)로 구성됨을 특징으로 하는 칼라 그래픽 데이터의 칼라 변환회로.In the color conversion circuit of color graphic data having an encoder 12 for decoding color graphic information coded and recorded on a CD and outputting R, G, and B color graphic data and control data, the color selection data is a predetermined address. A memory controller for controlling the first memory 16 according to graphic control information output from the decoder 12 and a first memory 16 stored in an area and outputting color selection data stored by a predetermined control; 14 and a color memory for storing R, G, B color graphic data output from the decoder 12 and outputting the stored R, G, B color data by output control of the first memory 16 ( 18) and R, G, and B color data outputted from the color memory 18, respectively, and inputted by the first and second control signals (U / D) (CLK) signals, respectively. R, G, B Cala de And a color level converter (20) for varyingly outputting data. 제 1 항에 있어서, 칼라 레벨 변환기(20)는 최상위 레벨과 최하위 레벨이 각각 설정되어 있으며, 상기 칼라 메모리(18)로부터 출력되는 R, G, B 칼라 데이터중의 하나의 칼라 데이터를 입력하여 제 1, 제 2 제어신호(W/D)(CLK)에 의해 가변 출력하거나 상기 설정된 최상위 레벨 또는 최하위 레벨 데이터를 선택하여 출력하는 R, G, B 레벨 제어기(22)(24)(26)으로 구성됨을 특징으로 하는 칼라 그래픽 데이터의 칼라 변환회로.The color level converter (20) is configured with the highest level and the lowest level, respectively, and inputs one color data of R, G, and B color data output from the color memory (18). 1, consisting of R, G, B level controllers 22, 24, 26 for variable output by second control signal W / D CLK or for selecting and outputting the set highest or lowest level data. And a color conversion circuit for color graphic data. 제 2 항에 있어서, R, G, B 레벨 제어기(22)(24)(26) 각각이 제 1 제어신호(U/D)의 입력 상태에 따라 제 2 제어신호(CLK)의 입력을 업/다운 카운팅하여 사인비트와 카운팅 데이터를 출력하는 카운터(46)와, 칼라 메모리(18)로부터 출력되는 칼라 데이터와 상기 카운터(46)의 카운팅 데이터를 가산하여 그 결과에 따른 캐리 비트와 가산된 가변 칼라 데이터를 출력하는 가산기(48)와, 설정된 최상한 값(MAX)와 최하위 값(MIN)의 각 데이터와 상기 가산기(48)의 가변 칼라 데이터를 입력하며, 상기 카운터(46)의 사인비트와 가산기(48)의 캐리비트의 로직에 의해 상기 입력되는 데이터중 하나를 선택하여 출력하는 멀티플렉서(50)으로 구성됨을 특징으로 하는 회로.3. The R, G and B level controllers 22, 24 and 26 each up / down the input of the second control signal CLK according to the input state of the first control signal U / D. The counter 46 adds down counting and outputs a sine bit and counting data, and the color data output from the color memory 18 and the counting data of the counter 46 are added, and a carry bit and a variable color added according to the result are added. An adder 48 for outputting data, input data of the set maximum value MAX and the lowest value MIN, and variable color data of the adder 48, and a sine bit and an adder of the counter 46; And a multiplexer (50) for selecting and outputting one of the input data by the carry bit logic of (48). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019910010974A 1991-06-28 1991-06-28 Color converter in color graphic data KR930008046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910010974A KR930008046B1 (en) 1991-06-28 1991-06-28 Color converter in color graphic data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910010974A KR930008046B1 (en) 1991-06-28 1991-06-28 Color converter in color graphic data

Publications (2)

Publication Number Publication Date
KR930001074A true KR930001074A (en) 1993-01-16
KR930008046B1 KR930008046B1 (en) 1993-08-25

Family

ID=19316527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010974A KR930008046B1 (en) 1991-06-28 1991-06-28 Color converter in color graphic data

Country Status (1)

Country Link
KR (1) KR930008046B1 (en)

Also Published As

Publication number Publication date
KR930008046B1 (en) 1993-08-25

Similar Documents

Publication Publication Date Title
KR900015470A (en) Pitch converter
KR860009422A (en) Memory circuit
KR880014560A (en) Memory circuit
KR930001074A (en) Color conversion circuit of color graphic data
KR860006734A (en) Signal selection circuit
US4308526A (en) Binary to one of N decoder having a true and a complement output
KR890012220A (en) Code conversion circuit
SU1564633A1 (en) Device for addressing immediate-access memory
KR910001760A (en) Word Length Conversion Circuit
KR920010468A (en) Single chip microcomputer and electronic devices embedded therein
KR910010503A (en) Column address decoding method
KR940001160A (en) Signal processing structure to preselect memory address data
SU1499354A1 (en) Device for addressing memory units
KR910010299A (en) Bit operation processing circuit of programmable controller
KR940002690A (en) One-time input / output data recording system
KR930018868A (en) Code generator
KR880004687A (en) Color Interface Circuits for Digital Color Signals
KR940013061A (en) Memory access circuit of time switch
KR960033054A (en) Mute Circuit of Video Signal
KR940015801A (en) Logic Circuit Controls One Data Register Simultaneously in Multiple Blocks
KR970055207A (en) General Purpose Servo Motor Control
KR970060160A (en) One-chip circuit for shock control and graphic control
KR910017274A (en) PC / AT Syringe and Glover Memory Control System
KR950012174A (en) High-speed processing method of direct input / output command of PLC
KR920005480A (en) Standard Mode Presetting System

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee