KR930000456B1 - 자동 이득 제어장치 - Google Patents

자동 이득 제어장치 Download PDF

Info

Publication number
KR930000456B1
KR930000456B1 KR1019890002626A KR890002626A KR930000456B1 KR 930000456 B1 KR930000456 B1 KR 930000456B1 KR 1019890002626 A KR1019890002626 A KR 1019890002626A KR 890002626 A KR890002626 A KR 890002626A KR 930000456 B1 KR930000456 B1 KR 930000456B1
Authority
KR
South Korea
Prior art keywords
converter
voltage
level
signal
output
Prior art date
Application number
KR1019890002626A
Other languages
English (en)
Other versions
KR890015595A (ko
Inventor
도요가쓰 고가
이사오 가와하라
요시미찌 오오쓰까
다다시 가와시마
유우이찌 니노미야
Original Assignee
마쓰시다 덴끼 산교오 가부시기가이샤
다니이 아끼오
닛뽕 호오소오 교오까이
이께다 요시조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쓰시다 덴끼 산교오 가부시기가이샤, 다니이 아끼오, 닛뽕 호오소오 교오까이, 이께다 요시조오 filed Critical 마쓰시다 덴끼 산교오 가부시기가이샤
Publication of KR890015595A publication Critical patent/KR890015595A/ko
Application granted granted Critical
Publication of KR930000456B1 publication Critical patent/KR930000456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H04N5/53—Keyed automatic gain control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Television Receiver Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.

Description

자동 이득 제어장치
제1도는 본 발명의 실시예에 있어서의 자동 이득 제어장치의 기준 전압 제어회로의 회로도.
제2도는 동 실시예의 동작 상태도.
제3도는 MUSE신호의 신호 구성도
제4도는 MUSE신호의 파형도.
제5도는 종래의 자동 이득 제어장치의 블록도.
제6도는 종래의 이득 제어장치에 있어서의 기준전압 제어회로의 회로도.
제7도는 종래예의 동작 상태도.
* 도면의 주요부분에 대한 부호의 설명
1 : 클램프회로 2 : A/D변환기
3 클램프 레벨제어회로 4, 7 : D/A변환기
5 : DC레벨제어회로 6 : 프레임펄스 레벨제어되로
8' : 기준전압 제어회로
10,11,12,13,16,17,20,21,23,24,25,30,31,33,34,36,37,38,39 : 저항
14, 18, 22, 32, 35 : 연산증폭기 15, 19 : 트랜지스터
본 발명은 대역(帶域) 압축된 고품위 텔레비젼 신호를 원래의 고품위 텔레비젼 신호로 부호 해독하는 (decoding)고품위 텔레비젼 수상기에 관하며, 특히 아날로그 신호를 디지틀 신호로 변환하는 경우의 신호 레벨제어를 하는 자동 이득 제어장치에 관한 것이다.
고품위 텔레비젼 신호를 방송위성을 사용하여서 실사하여 위해 고품위 텔레비젼 신호를 대역 압축하여서 전송할 수 있는 방식[일본국 텔레비젼학회 기술보고자료 「고품위 텔레비젼의 위성 1체널 전송방식(MUSE)」 TEBS 95-2, Vol.7, No.44], [일본국 텔레비젼학회 전국대회자료 「하이비젼의 위성방송방식(MUSE)」1987, 12-6]가 제안되고 있다.
이 방식의 상세한 설명한 상기 문헌에 상세히 기술되어 있으므로, 여기서는 상세한 설명은 생략하나, MUSE신호의 구성(신호할당)을 제3도에 표시하여서 간단히 신호 형식에 대하여서 설명한다.
동기신호(同期信號)는 프레임펄스와 수평동기신호로 되어 프레임펄스(a), 수평동기신호부(b)에 존재한다. 영상신호는 컬러신호와 휘도신호의 시간축다중(時間軸多重)이며, 각기 컬러신호부(c), 휘도신호부(d)에 존재한다. 제어신호로서는 콘트롤신호가 있어 콘트롤신호부(e)에 존재한다. 음성신호는 부가정보(additional information)와 더불어 음성/부가정보부(f)에 존재한다. (g)는 클램프 레벨정보가 존재하는 클램프 레벨부이다. 상기 각 신호의 수평라인번호를 병기하고 있다.
이 MUSE신호의 형식을 파형화(波形化)한 것이 제4도이다. 이 파형도에서도 이해되는 바와 같이 프레임펄스(1), (2)는 1피일드 간격으로 넣어져 있다.
이 MUSE신호에서는 클램프레벨은 MUSE신호 진폭의 중앙레벨이며 예컨대, 8비트로 양자화하는 경우는 245계조(階調 ; gradation) 중의 128계조로 규정하고 있다. 또, 프레임펄스(1)는 신호진폭의 100%레벨이며, 백클립 레벨에 상당하며, 256계조중의 239계조, 프레임펄스(2)는 신호진폭의 0%레벨이며, 흑(黑)레벨에 상당하고, 256계조중의 16계조로 규정하고 있다.
제5도는 이 종래의 자동 이득 제어장치의 블록도를 표시하는 것이며, (1)은 MU SE신호의 수평동기신호기간을 수평펄스에 의해서 소프트 클램프하는 클램프회로이다. (2)는 클램프한 MUSE신호를 디지틀신호로 변환하는 A/D변환기, (3)은 수평라인번호 (horizontal line number) 563과 1125의 클램프 레벨정보에서 256계조중의 128계조 (이하, 138/256레벨이라 기재함)에서의 차를 디지틀적으로 검출하고, 클램프 레벨제어신호를 발생하는 클램프 레벨제어회로이다. (4)는 클램프 레벨제어회로(3)로 부터의 클램프 레벨제어의 디지틀신호를 아날로그신호로 변환하는 D/A변환기이다. (5)는 D/ A변환기(4)로 부터의 클램프 레벨제어 전압을 A/D변환기(2)의 입력에 최적한 클램프 전압으로 되도록 직류전압의 오프셋을 제어하는 DC레벨제어회로이다. (6)은 수평라인번호 1과 2의 프레임펄스 1과 2의 정보에서 프레임펄스의 진폭을 239/256레벨과 16/ 256레벨의 차를 디지틀적으로 검출하고, 프레임펄스 레벨제어신호를 발생하는 프레임펄스 레벨제어회로이다. (7)은 프레임펄스 레벨제어의 디지틀신호를 아날로그 신호로 변환하는 D/A변환기이다. (8)은 D/A변환기(7)로 부터의 프레임펄스 레벨제어 전압에 의해서 A/D변환기(2)의 변환레인지를 결정하는 기준전압을 발생하는 기준전압 제어회로이다.
이상과 같이 구성된 종래의 자동 이득 제어장치에 있어서는 클램프회로(1), A/D변환기(2), 클램프 레벨 제어회로(3), D/A변환기(4) 및 DC레벨제어회로(5)로 자동클램프 레벨제어 루우프를 구성하고 있다. A/D변환기(2), 프레임펄스 레벨제어회로 (6), D/A변환기(7) 및 기준전압 제어회로(8)로 자동 진폭 제어 루우프를 구성하고 있다. 이 자동이득 제어장치에 정규(正規)의 진폭의 MUSE신호가 입력된 경우에는 D/A변환기(4) 및 D/A변환기(7)의 각 출력전압은 영전압으로 되도록 제어되고 있다. 여기서, 자동 진폭 제어 루우프를 오프(OFF)로 하여서 A/D변환기(2)의 기준전압의 제어를 변환시키지 않고 정규의 기준을 공급하고 있는 경우에 있어서는 정규의 전폭의 MUSE신호에서 진폭을 증가시키거나 감소시키거나 하여도 MUSE신호의 중앙의 진폭값(클램프 레벨라인과 동등 레벨)으로 클램프(clamp)하고 있으므로, 클램프회로(1)의 클램프출력은 클램프 레벨변화를 하지 않고, A/D변환기(2)에 입력되므로 클램프 레벨제어회로(3)도 변화하지 않고, D/A변환기(4), DC레벨제어회로(5)도 변화하지 않는다. 즉, 자동 진폭 제어 루우프를 오프로 하고 있는 경우에는 MUSE신호의 진폭변화에 대하여서 자동 클램프 레벨제어 루우프는 영향을 받지 않는 구성으로 되어 있다. 그러나, 자동진폭 제어 루우프를 온(ON)으로 하고 있는 경우에는 자동 클램프 레벨제어루우프도 영향을 받는다. 이 동작을 다음에 설명한다.
제6도는 기준전압 제어회로(8)의 구체적 회로를 표시한다. 저항(10), (11)의 저항(R1), (R2)으로 V1전압을 발생한다. 저항(12), (13)과 연산증폭기(operational amplifier)(14), 트랜지스터(15)로 게인(gain)의 1배의 반전증폭기를 구성하고, A/D변환기(2)의 기준전압(Vref1)에 전압 -V1을 공급한다. 저항(16), (17)과 연산증폭기 (18), 트랜지스터(19)로 게인의 3배의 반전증폭기를 구성하고, A/D변환기(2)의 기준전압(Vref2)에 전압 -3V1을 공급한다. 저항(20), (21)과 연산증폭기(22)로 게인의 1배의 반전증폭기를 구성하고, 저항(23), (24)으로 상기 V1전압을 발생하고 오프셋전압 V1을 건다. 저항(25)은 D/A변환기(7)의 제어출력전압에서 A/D변환기(2)의 기준전압을 제어하기 위한 게인조정용이다.
이상과 같이 구성된 기준전압 제어회로에 있어서, 입력되는 MUSE신호가 정규의 진폭인 경우, D/A변환기(7)의 출력전압이 영전압이 되므로, 연산증폭기(22)의 출력은 V1전압으로 되어 저항(25)에 전류가 흐르지 않고, 저항(10), (11)의 분압인 V1전압은 변화하지 않고, A/D변환기(2)의 기준전압은 -V1, -3V1로 된다.
A/D변환기(2)의 기준전압의 상태를 제7도에 표시하나 정규의 입력레벨의 경우에는 (a)로 된다.
다음에 입력되는 MUSE신호가 정규의 레벨보다 약 1dB정도 증가한 경우를 고려하면, 상기 프레임펄스 레벨제어회로(6)로 프레임펄스 레벨과 정규의 레벨의 차를 검출하고, 진폭이 증가하고 있는 프레임펄스 레벨제어의 디지틀차신호(digital differen ce signal)가 발생하고, D/A변환기(7)에 공급한다. 이 D/A변환기(7)의 출력에는 -V0의 전압을 발생한다. 이 -V0전압은 연산증폭기(22)에 공급되어서 연산증폭기(22)의 출력은 V1+V0로 되어, 저항(25)을 통해서 저항(10), (11)의 분압점에 전류가 흘러서 V1+△V0의 전압이 발생한다. 이때문에 A/D변환기 (2)의 기준전압은 (1V1-3△VO)와 (-V1-3△VO)로 된다. 이 양 기준전압의 다이나믹 레인지(dynamic range) 증가분은 2△V0이며, 이 증가분이 약 1dB에 상당하므로서 이 레인지 증가분이 A/D변환기(2)에 입력되는 진폭 증가분에 상당한다. 이와 같이 A/D변환기(2)의 다이나믹레인지는 확보될 수 있지만, 기준전압의 직류전압 시프트가 -2△V0발생한다. 이 상태를 제7도의 (b)에 표시한다.
다음에 입력되는 MUSE신호가 정규의 레벨보다 약 1dB정도 감소한 경우를 고려하면, 전술과 동일하게 하여서 프레임펄스 레벨제어회로(6)로 진폭이 감소하고 있는 프레임펄스 레벨제어의 디지틀차신호가 발생하고, D/A변환기(7)의 출력에는 +V0의 전압이 발생한다. 이 +V0전압은 연사증폭기(22)에 공급되어서 연산증폭기(22)의 출력은 V1-V0로 되어 저항(10), (11)의 분압점에서 저항(25)을 통하여 전류가 흘러든다. 이때문에 저항(10), (11)의 분압점은 V1-△V0의 전압이 발생한다. 이때문에 A/D변환기(2)의 기준전압은 (-V1+△V0)와 (-V1+3△V0)로 된다. 이 양 기준전압의 다이나믹 레인지 감소분은 2△V0이며, 이 감소분이 약 1dB에 상당하므로써 이 다이나믹 레인지 감소분이 A/D변환기(2)에 입력되는 진폭 감소분에 상당한다. 이와 같이 A/D변환기(2)의 다이나믹 레인지는 확보될 수 있지만, 기준전압의 직류전압 시프트가 +2△V0발생한다. 이 상태를 제7도의 (c)에 표시한다.
그러나, 상기와 같은 구성에서는 MUSE신호의 입력레벨이 정규의 레벨에서 증감한 때에 자동 진폭 제어루우프가 동작하여서 A/D변환기의 2개의 기준전압이 변화하여서 다이나믹 레인지를 확보할 수 있으나, 2개의 기준전압이 동일 방향으로 변화하고 센터전위가 시프트하므로써 이를 보정하기 위해 자동클램프 레벨제어 루우프도 동작하지 않으면 안되고, 즉 자동 진폭 제어루우프와 자동 클램프 레벨제어 루우프가 동시에 제어되지 않으면 안되며, 2개의 루우프의 응답특성 및 루우프 게인 등이 복잡하며, 또 A/D변환기의 기준전압에 대응하는 입력레인지가 한쪽으로 확대하여 양호한 선형성의 확보가 어렵다고 하는 문제점을 지니고 있다.
본 발명은 이같은 점에 비추어 자동 진폭 제어 루우프의 제어에 의해서 자동 클램프 레벨제어 루우프에 악영향을 주지 않도록 A/D변환기의 기준 전압을 발생하는 자동 이득 제어장치를 제공하는 것을 목적으로 한다.
본 발명은 클램프레벨이 중심레벨에 설정되고 있는 신호를 A/D변환하는 A/D변환기와, A/D변환기의 출력에서 프레임펄스 레벨을 검출하고 제어하는 프레임펄스 레벨제어회로의 출력을 D/A변환하는 D/A변환기와, D/A변환기의 출력에 의해 기준전압을 제어하여서 2개의 기준전압이 기준전위에 대하여서 대칭으로 변화하는 기준전압 제어회로를 구비한 자동 이득 제어장치이다.
본 발명은 상기한 구성에 의해 입력되는 신호가 증가하거나 감소하거나하면, 자동 진폭 제어 루우프에 의해서 A/D변환기의 기준전압을 제어하나, 이 기준전압의 발생이 등가적으로 기준전압을 중심으로 상하 대칭으로 제어되므로써, A/D변환하기 전의 클램프 전압의 변화를 필요로 하지 않는다. 이때문에 자동 클램프 레벨제어 루우프는 동시에 동작하지 않고 자동 진폭제어 루우프만으로서 제어 루우프의 응답이 복잡하게 되지 않는다. 또, 기준전압이 상하 대칭으로 제어되므로써 A/D변환기의 입력레인지가 한쪽으로 쏠리는 일없이 선형성의 문제도 경감된다.
제1도는 본 발명이 실시예에 있어서의 자동 이득 제어장치의 기준전압 제어회로의 구체적 회로도를 표시하는 것이다. 제1도에 있어서 제6도의 종래예와 동일의 것에 대하여는 동일번호를 사용하고 상세한 설명은 생략한다.
(8')는 D/A변환기(7)로 부터의 프레임펄스 레벨제어전압에 의해서 A/D변환기 (2)의 변환레인지를 결정하는 기준전압을 발생하는 기준전압 제어회로이다. 저항(10), (11)은 저항(R1), (R2)으로서 V1전압을 발생한다. 저항(12), (13)과 연산증폭기 (14), 트랜지스터(15)로 게인의 1배의 반전증폭기를 구성하고, A/D변환기(2)의 기준전압(Vref1)에 전압 -V1을 공급한다. 저항(16), (17)과 연산증폭기(18), 트랜지스터 (19)로 게인의 3배의 반전증폭기를 구성하고, A/D변환기(2)의 기준전압(Vredf2)에 전압 -3V1을 공급한다. 저항(30), (31)과 연산증폭기(32)로 반전증폭기를 구성하고, D/A변환기(7)이 출력을 증폭한다. 게인은 R7/R8로 결정된다. 이 연산증폭기(32)의 출력은 저항(36), (37)으로 2분할하여서 연산증폭기(14)의 정입력단자(positive input terminal)에 공급된다. 또, 연산증폭기(32)의 출력은 저항(33), (34)과 연산증폭기( 35)로 게인의 1/3배의 반전증폭기를 구성하고, 저항(38), (39)으로 2분할 하여서 연산 증폭기(18)의 정입력단자에 공급된다.
이상과 같이 구성된 이 실시예의 기준전압 제어회로에 대하여서 이하 그 동작을 설명한다.
MUSE신호가 정규의 진폭인 경우, D/A변환기(7)의 출력전압이 영전압이 되므로 연산증폭기(32)의 출력은 영전압으로 되고, 연산증폭기(35)의 출력도 영전압으로 되어 A/D변환기의 기준전압은 -V1, -3V1로 된다. A/D변환기의 기준전압의 상태를 제2도에 표시하나,정규의 입력레벨의 경우는, (a)로 된다.
다음에 입력되는 MUSE신호가 정규의 레벨보다 약 1dB정도 증가한 경우를 고려하면, 상기 프레임펄스레벨제어회로(6)로 프레임펄스 레벨과 정규의 레벨과의 차를 검출하고, 진폭이 증가하고 있는 프레임펄스레벨제어의 디지틀차신호가 발생하여 D/A변환기(7)에 공급되고, D/A변환기(7)의 출력에는 -V0의 전압이 발생한다. 이 -V0의 전압은 저항(30), (31)과 연산증폭기(32)에 공급되어서 연산증폭기(32)의 출력은 △2V0로 된다. 이 출력 △2V0는 저항(33), (34)과 연산증폭기(35)에 의해서 연산증폭기(35)의 출력은 -△2V0/3으로 된다. 상기 연산증폭기(32)의 출력 △2V0는 저항( 36), (37)을 통하여 △V0가 연산증폭기(14)에 공급되어서 A/D변환기(2)의 기준전압 (Vref1)은 전압(-V1+△V0)로 된다. 또, 연산증폭기(35)의 출력 -△2V0/3은 저항(38), (39)을 통하여 -△V0/3가 연산증폭기(18)에 공급되어서 A/D변환기(2)의 기준전압(Vref2)은 전압(-3V1-△V0)로 된다. 이 양 기준전압의 다이나믹 레인지 증가분은 2△V0이며, 이 증가분이 약 1dB에 상당하므로, 이 레인지 증가분이 A/D 변환기(2)에 입력되는 진폭증가분에 상당한다. 이 기준전압의 상태를 제2도의 (b)에 표시하는 바와 같이 -2V1을 기준전위로서 상하대칭으로 증가한다.
다음에, 입력되는 MUSE신호가 정규의 레벨보다 약 1dB정도 감소한 경우를 고려하면, 전술의 설명과 동일하게 하여서 제어된다. 이때문에 D/A변환기(7)의 출력에는 V0의 전압이 발생하고, 연산증폭기(32)의 출력은 -△2V0로 되고, 또 연산증폭기 (35)의 출력은 △2V0/3으로 된다. 이들의 -△2V0와 △2V0/3의 제어전압은 연산증폭기(14), (18)에 공급하여서 A/D변환기(2)의 기준전압은 (-V1-△V0)와 (-3V1 +△V0)로 된다. 이 양 기준전압의 다이나믹 레인지 감소분은 2△V0이며, 이 감소분이 약 1dB에 상당하므로, 이 레인지 감소분이 A/D변환기(2)에 입력되는 진폭 감소분에 상당한다. 이 기준전압의 상태를 제2의 (c)에 표시하는 바와같이 -2V1을 기준전위로서 상하 대칭으로 감소한다.
또한, 이 실시예에 있어서는 MUSE신호를 A/D변환하는 장치에 대하여서 기술하였으나, 클램프레벨이 중심레벨에 설정되고 있는 신호라면 어떠한 신호에 대하여서도 적용될 수 있는 것은 이 실시예의 효과에서 명백하다.
본 발명에 의하면, 자동 진폭 제어 루우프에 의해서 A/D변환기의 기준전압을 제어하나, 이 기준전압의 발생이 등가적으로 기준전압을 중심으로 상하 대칭으로 제어하므로, A/D변환하기 전의 클램프 전압의 변화를 필요로 하지 않는다. 이때문에 자동클램프 레벨제어 루우프는 동시에 동작하지 않고, 자동 진폭 제어루우프만으로서 2개의 제어 루우프의 응답특성등이 복잡하지 않고 제어 루우프계가 안정하다. 또, A/D변환기의 입력레인지가 한쪽으로 기우는 일없이 A/D변환기의 양호한 선형성 영역을 사용할 수가 있고 그 실용적 효과는 크다.

Claims (1)

  1. 클램프레벨이 중심레벨에 설정되고 있는 신호를 입력하여서 클램프하고, A/D변환할 때에 A/D변환기(2)의 기준전압을 제어하여서 게인을 자동제어하는 자동 이득 제어장치에 있어서, 클램프레벨을 제어하기 위하여 상기 A/D변환기(2)의 출력으로 부터 클램프레벨을 검출하는 클램프레벨제어회로(3)와, 이 클램프레벨제어회로(3)의 출력을 D/A변환하는 D/A변환기(4)와, 이 D/A변환기(4)의 출력을 클램프회로(1)의 클램프 제어전압으로 공급하는 DC레벨제어회로(5)와, 프레임펄스 레벨을 제어하기 위하여 상기 A/D변환기(2)의 출력으로 부터 프레임펄스 레벨을 검출하는 프레임펄스 레벨제어회로(6)와, 이 프레임펄스 레벨제어회로(6)의 출력을 D/A변환하는 D/A변환기(7)와, 상기 A/D변환기(2)의 2개의 기준전압을 발생시키며, 상기 D/A변환기(7)의 출력에 의하여 상기 2개의 기준전압을 상. 하 대칭으로 제어하는 기준전압 제어회로(8')를 구비하여서 된 자동 이득 제어장치.
KR1019890002626A 1988-03-04 1989-03-03 자동 이득 제어장치 KR930000456B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63051936A JP2678006B2 (ja) 1988-03-04 1988-03-04 自動利得制御装置
JP63-51936 1988-03-04
JP88-51936 1988-03-04

Publications (2)

Publication Number Publication Date
KR890015595A KR890015595A (ko) 1989-10-30
KR930000456B1 true KR930000456B1 (ko) 1993-01-21

Family

ID=12900753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002626A KR930000456B1 (ko) 1988-03-04 1989-03-03 자동 이득 제어장치

Country Status (6)

Country Link
US (1) US4998106A (ko)
EP (1) EP0331506B1 (ko)
JP (1) JP2678006B2 (ko)
KR (1) KR930000456B1 (ko)
CA (1) CA1299754C (ko)
DE (1) DE68916066T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084700A (en) * 1991-02-04 1992-01-28 Thomson Consumer Electronics, Inc. Signal clamp circuitry for analog-to-digital converters
US5488368A (en) * 1993-05-28 1996-01-30 Technoview Inc. A/D converter system and method with temperature compensation
US5359327A (en) * 1993-05-28 1994-10-25 Brown Eric W A/D converter system with interface and passive voltage reference source
US5644325A (en) * 1994-12-12 1997-07-01 Auravision Corporation Digital to analog converter with improved output level control
KR100207713B1 (ko) * 1997-01-17 1999-07-15 윤종용 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
JP4746792B2 (ja) * 2001-08-14 2011-08-10 富士通セミコンダクター株式会社 Ａ／ｄ変換装置
US8428536B2 (en) * 2008-11-25 2013-04-23 Silicon Laboratories Inc. Low-cost receiver using automatic gain control
CN116248118B (zh) * 2023-02-03 2024-10-18 贵州振华风光半导体股份有限公司 一种误差校准电路及模数转换系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016557A (en) * 1975-05-08 1977-04-05 Westinghouse Electric Corporation Automatic gain controlled amplifier apparatus
JPS60217789A (ja) * 1984-04-13 1985-10-31 Hitachi Ltd 高品位テレビ受信機
US4642694A (en) * 1984-05-22 1987-02-10 Casio Computer Co., Ltd. Television video signal A/D converter
US4549165A (en) * 1984-06-22 1985-10-22 Rockwell International Corporation Dynamic voltage reference apparatus for A/D converters

Also Published As

Publication number Publication date
EP0331506A2 (en) 1989-09-06
DE68916066D1 (de) 1994-07-21
EP0331506A3 (en) 1991-07-31
CA1299754C (en) 1992-04-28
JPH01226284A (ja) 1989-09-08
JP2678006B2 (ja) 1997-11-17
KR890015595A (ko) 1989-10-30
US4998106A (en) 1991-03-05
EP0331506B1 (en) 1994-06-15
DE68916066T2 (de) 1994-11-17

Similar Documents

Publication Publication Date Title
US5084700A (en) Signal clamp circuitry for analog-to-digital converters
US4970594A (en) Television video signal control system
US4745461A (en) R,G,B level control in a liquid crystal TV using average of composite video signal
KR930000456B1 (ko) 자동 이득 제어장치
US4965669A (en) Apparatus for digitally controlling the D.C. value of a processed signal
US5008753A (en) Clamp system used for television signal
EP0178044A2 (en) Analogue-to-digital converting apparatus for video signals
US4642690A (en) Digital video signal processor with analog level control
US4701786A (en) Pedestal control circuit
JP3311345B2 (ja) ビデオ信号受信装置
US4489344A (en) Signal processing unit
US5889558A (en) Variable black level bias image display
KR930002121B1 (ko) 빔 전류 저감장치
PL150252B1 (ko)
JP3487074B2 (ja) 映像信号クランプ装置及び方法
JPH0813135B2 (ja) 信号レベル自動制御方法
KR100225578B1 (ko) 감마 보정 회로
US6031476A (en) Digital to analog converter with current supply for suppressing current during a synchronization signal
JPH0326957B2 (ko)
JP2830545B2 (ja) 映像信号処理装置
JPS6354886A (ja) 画像信号デイジタル記録再生装置
JP3133363B2 (ja) クランプ回路
JPH0573315B2 (ko)
JPH04260091A (ja) 液晶表示装置の映像信号処理回路
JPH06105331A (ja) テレビジョン受像機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 17

EXPY Expiration of term