KR920702514A - 프로세서가 설비된 시스템과 시스템내에서의 어드레스 변환방법 - Google Patents

프로세서가 설비된 시스템과 시스템내에서의 어드레스 변환방법

Info

Publication number
KR920702514A
KR920702514A KR1019920701193A KR920701193A KR920702514A KR 920702514 A KR920702514 A KR 920702514A KR 1019920701193 A KR1019920701193 A KR 1019920701193A KR 920701193 A KR920701193 A KR 920701193A KR 920702514 A KR920702514 A KR 920702514A
Authority
KR
South Korea
Prior art keywords
address
page
entry
conversion
logical
Prior art date
Application number
KR1019920701193A
Other languages
English (en)
Other versions
KR960008320B1 (ko
Inventor
히로마사 다까하시
히데유끼 이이노
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920702514A publication Critical patent/KR920702514A/ko
Application granted granted Critical
Publication of KR960008320B1 publication Critical patent/KR960008320B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

프로세서가 설비된 시스템과 시스템내에서의 어드레스 변환방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 어드레스변환방볍의 원리구성도, 제5도는 본 발명에 의한 어드레스변환방법이 적용된 시스템 구성을 나타내는 블록도. 제6도는 제5도에서 나타낸 프로세서의 구성을 보충도시한 블록도.

Claims (15)

  1. 메모리엑서스를 실행하는데 있어서, 다단 변환테이블을 사용하여 어드레스변환을 행하는 프로세서(1)와, 메인메모리(2)를 포함하는 시스템에 있어서, 상기 프로세서(1)가 상기 다단변환테이블의 일부를 격납하는 제1기어수단(3,12)을 갖으며, 상기 메인메모리(2)가 상기 다단변환테이블이 나머지 부분을 격납하는 제2기억수단(4,13)을 갖으며, 상기 제2기억수단의 변환테이블을 검색하여 얻은 앤트리어드레스를 사용하여 상기 제2기억수단의 변환테이블을 검색하고 그에 의해서 논리어드레서(LA, 11)를 물리어드레스(PA,14)로의 어드레스변환을 실행하는 것을 특징으로 하는 어드레스변환 시스템.
  2. 제1항에 있어서, 상기 프로세서(1)가 상기 논리어드레스(11)를 생성하는 어드레스부(50)를 구비한 어드레스변환시스템.
  3. 제2항에 있어서, 상기 논리어드레스(11)는 비교적 큰 영역으로 분할된 섹숀을 지시하는 인덱스(15)와 상기 각 섹숀을 복수의 영역으로 분할하여 형성되는 페이지를 지시하는 인덱스(16)를 구비하고, 상기 제1기억수단(12)에 격납하는 변환테이블들은 상기 섹숀들에 대응하는 섹숀테이블들(ST)이고, 페이지테이블 베이스어드레스(19)를 각 엔트리마다에 격납하고, 상기 제2기억수단(13)에 격납되는 변환 테이블들은 상기 페이지에 대응하는 페이지 테이블들(PT)이고 논리어드레스를 물리어드레스로 변환하는데 필요한 페이지프레임번호(18)를 각 엔트리마다에 격납하고 있는 것을 특징으로 하는 어드레스변환 시스템.
  4. 제3항에 있어서, 상기 프로세서가 직전에 사용된 프레임번호를 지시하는 논리어드레스치(30,TAG)와 물리어드레스치(18)의 쌍을 엔트리로서 갖는 제3기억수단(31)과, 상기 제3기억수단내의 논리어드레스와 상기 어드레스부에 의해서 생성된 논리 어드레스를 비교하는 수단(13)및 상기 비교결과에 따라서 생성되는 상기 논리 어드레스가 현 페이지의 경계치를 초과할때에 상기 제1기억수단에 억세스하여 상기 페이지 테이블의 엔트리어드레스(23)를 생성하는 수단을 구비하고, 상기 메인메모리가 상기 생성된 엔트리어드레스에 따라서 상기 제2기억수단에 억세스하여 대응하는 페이지테이블엔트리를 독출하는 수단을 구비하고, 상기 프로세서가 상기 독출된 페이지 테이블엔트리를 상기 제3기억수단에 세트하여 새로운 논리페이지에 대응하는 페이지 프레임번호(18)를 얻어 물리어드레스(14)를 생성하는 것을 특징으로 하는 어드레스변환 시스템.
  5. 제4항에 있어서, 상기 페이지테이블엔트리 어드레스를 생성하는 상기 수단이 상기 섹숀을 지시하는 인덱스(15)를 사용하여 상기 페이지테이브렙이스어드레스를 생성하는 수단, 상기 생성된 페이지테이블베이스어드레스와 상기 페이지를 인덱스를 가산하는 수단(33) 및 페이지테이블 엔트리어드레스로서 상기 가산된 어드레스치를 선택하여 출력하는 셀렉터수단을 구비하는 것을 특징으로 하는 억세스변환 시스템.
  6. 제5항에 있어서, 상기 셀렉터수단이 상기 생성된 어드레스와 상기 제3기억수단내의 논리어드레스치와의 비교결과에 따라서 상기 논리어드레스가 생성될 때에 상기 가산된 어드레스치를 선책출력하고 상기 생성된 논리어드레스가 현페이지의 범위내 일때에 물리어드레스를 선택출력하는 것을 특징으로 하는 억세스변환 시스템.
  7. 제2항에 있어서, 상기 프로세서가 명령(INST)을 생성하고 상기 명령을 디코딩하고 상기 어드레스부가 상기 디코딩결과에 따라서 상기 논리어드레스를 생성하는 것을 특징으로 하는 억세스변환 시스템.
  8. 제7항에 있어서, 상기 어드레스부가 특정 데이타치("0")또는 상기 출력 스터라이드정보치를 선택 출력하는 제1셀렉터수단(113), 상기 출력베이스어드레스정보치 또는 가산데이타치를 선택 출력하는 제2셀렉터수단(114)및 상기 제1및 제2셀렉터 수단에 의해서 각각 선택 출력된 데이타를 가산하여 상기 가산된 데이타를 생성하여 상기 가산된 데이타를 상기 논리어드레스(11)로서 출력하는 수단을 구비한 것을 특징으로 하는 억세스변환 시스템.
  9. 제8항에 있어서, 상기 제1및 제2셀렉터 수단이 벡터 데이타의 로딩/스토어링이 개시될때에 상기 특정데이타와 상기 출력 베이스어드레스정보치를 선택 출력하고 상기 로딩/스토어링 동작이 개시된 후에 상기 출력 스트라이드정보치와 상기 가산된 데이타치를 선택출력하는 것을 특징으로 하는 억세스변환 시스템.
  10. 제8항에 있어서, 상기 어드레스부가 벡터 데이타의 로딩/스토어링이 개시될 때에 계수동작을 개시하는 카운터수단(117), 내부버스를 통하여 취한 벡터데이터의 길이에 따라서 데이타를 격납하는 레지스터수단(118), 상기 레지스터수단에 격납된 데이타치와 상기 카운터수단의 계수치를 비교하는 수단(11)를 구비하고 상기 비교결과치가 일치될때에 상기 어드레스부의 기능을 중지하는 것을 특징으로 하는 억세스변환 시스템.
  11. 제1∼10항 중의 어느 한 항에 있어서, 상기 프로세서가 단일칩 벡터 동작형 프로세서인 것을 특징으로 하는 억세스변환 시스템.
  12. 다단변환테이블의 일부로서 어드레스공간을 비교적 큰 격납영역으로 분할하여 얻은 섹숀에 대응하는 섹숀테이블(12)를 갖는 프로세서와 상기 다단변화테이블의 나머지 부분으로서 상기 각 섹숀을 복수의 영역으로 더 분할하여 형성된 페이지에 대응하는 페이지테이블(13)을 갖는 메인메모리가 구비된 시스템내에서 논리어드레스(11)로 부터 물리어드레스(14)로 어드레스변환을 행하는 어드레스변환방법이 상기 프로세서쪽에 있는 상기 변환테이블을 검색하여 엔트리 어들스를 생성하는 스텝, 및 상기 생성된 엔트리어드레스에 따라서 상기 메모리쪽에 있는 상기 변환테이블을 검색하여 상기 논리어드레스를 상기 물리어드레스로 변환시키는 시스템을 포함하는 어드레스변환방법.
  13. 제12항에 있어서, 상기 엔트리어드레스를 생성하는 스텝이 상기 논리어드레스를 생성하는 스텝, 상기 생성된 논리어드레스와 직전에 사용된 페이지의 프레임번호를 지시하는 논리어드레스치와 비교하는 스텝, 상기 비교결과에 따라서 상기 생성된 논리 드레스가 현 페이지의 경계치를 초과할 때에 상기 섹숀을 지시하는 인덱스를 사용하여 페이지 테이블 베이스 어드레스를 생성하는 스텝, 및 상기 페이지를 지시하는 인덱스를 상기 생성된 페이지테이블베이스어드레스에 가산하여 상기 페이지의 엔트리어드레스를 생성하는 스텝을 포함하는 것을 특징으로 하는 어드레스 변환방법.
  14. 제12항에 있어서, 상기 메인메모리쪽에 있는 변환테이블을 생성하는 스텝이 상기 페이지 테이블내의 해당 페이지 테이블 엔트리를 상기 프로세서쪽에서 생성된 엔트리 어드레스에 따라서 독출하는 스텝을 포함하는 것을 특징으로 하는 억세스변환방법.
  15. 제14항에 있어서, 상기 페이지테이블엔트리독출 스텝후에 상기 독출된 페이지테이블엔트리를 상기 프로세서내에 세트하여 새로운 논리페이지에 대응하는 페이지프레임 전호를 얻어 물리어드레스를 생성하는 스텝을 더 포함하는 것을 특징으로 하는 억세스변환방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920701193A 1990-09-20 1991-09-20 어드레스 변환장치 및 어드레스 변환방법 KR960008320B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2248950A JPH04128946A (ja) 1990-09-20 1990-09-20 アドレス変換方式
JP90-248950 1990-09-20
PCT/JP1991/001261 WO1992005494A1 (en) 1990-09-20 1991-09-20 System equipped with processor and method of converting addresses in said system

Publications (2)

Publication Number Publication Date
KR920702514A true KR920702514A (ko) 1992-09-04
KR960008320B1 KR960008320B1 (ko) 1996-06-24

Family

ID=17185827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920701193A KR960008320B1 (ko) 1990-09-20 1991-09-20 어드레스 변환장치 및 어드레스 변환방법

Country Status (4)

Country Link
EP (1) EP0502211A4 (ko)
JP (1) JPH04128946A (ko)
KR (1) KR960008320B1 (ko)
WO (1) WO1992005494A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8694750B2 (en) 2008-12-19 2014-04-08 Nvidia Corporation Method and system for data structure management
US8732350B2 (en) 2008-12-19 2014-05-20 Nvidia Corporation Method and system for improving direct memory access offload
US9208108B2 (en) 2008-12-19 2015-12-08 Nvidia Corporation Method and system for improved flash controller commands selection
US8683293B2 (en) 2009-12-16 2014-03-25 Nvidia Corporation Method and system for fast two bit error correction
US20110161553A1 (en) * 2009-12-30 2011-06-30 Nvidia Corporation Memory device wear-leveling techniques
US9594675B2 (en) 2009-12-31 2017-03-14 Nvidia Corporation Virtualization of chip enables
US9465728B2 (en) 2010-11-03 2016-10-11 Nvidia Corporation Memory controller adaptable to multiple memory devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166289A (en) * 1977-09-13 1979-08-28 Westinghouse Electric Corp. Storage controller for a digital signal processing system
EP0312183A3 (en) * 1982-11-15 1990-08-16 Data General Corporation Digital data processing system
EP0138675A3 (en) * 1983-09-22 1986-12-30 Digital Equipment Corporation Virtual address mapping using a 2-level translation buffer
US4809156A (en) * 1984-03-19 1989-02-28 Trw Inc. Address generator circuit
JPS6115249A (ja) * 1984-06-30 1986-01-23 Toshiba Corp Ｔｌｂ制御方式
JPS61125656A (ja) * 1984-11-22 1986-06-13 Nec Corp アドレス変換方式
US4774653A (en) * 1985-08-07 1988-09-27 Hewlett-Packard Company Hybrid hardware/software method and apparatus for virtual memory address translation using primary and secondary translation buffers
US4953073A (en) * 1986-02-06 1990-08-28 Mips Computer Systems, Inc. Cup chip having tag comparator and address translation unit on chip and connected to off-chip cache and main memories

Also Published As

Publication number Publication date
JPH04128946A (ja) 1992-04-30
EP0502211A4 (en) 1993-07-21
KR960008320B1 (ko) 1996-06-24
WO1992005494A1 (en) 1992-04-02
EP0502211A1 (en) 1992-09-09

Similar Documents

Publication Publication Date Title
JP4717130B2 (ja) オフセット表を使用する完全ハッシュの生成
KR900010564A (ko) 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치 및 명령판독장치
KR940024591A (ko) 컴퓨터 장치
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR920013132A (ko) 우선변환 참조 버퍼
KR950034265A (ko) 연상메모리
KR850008019A (ko) 워어드 프로세서(Word Processor)
EP0372841A3 (en) Arrangement for and method of locating ROM in computer memory space
JPH09179872A (ja) 有限状態トランスデューサを用いてデータベースのインデックス付けを行う方法及び装置
KR920702514A (ko) 프로세서가 설비된 시스템과 시스템내에서의 어드레스 변환방법
JPS583033A (ja) 木構造検索処理装置
KR940022305A (ko) 번역장치
KR900013395A (ko) 어드레스 변환 장치
SU809206A1 (ru) Устройство дл поиска информацииВ пАМ Ти
JP4061283B2 (ja) 字句をデータに変換する装置、方法及びプログラム
JP3272536B2 (ja) 仮名漢字変換方法
KR920004968A (ko) Cd-rom의 삭제 비트 저장방법 및 회로
JPH03118661A (ja) 単語検索装置
JPH03282754A (ja) メモリ多重アクセス方式
JPH04101272A (ja) データエレメント検索方法
JPS63118958A (ja) 索引フアイル記憶装置
JPH04279930A (ja) データ記憶装置
JPS60252949A (ja) 情報検索方法
JPH01191957A (ja) メモリアドレス変換機構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040609

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee