KR920700525A - 매트릭스 캐패시터 - Google Patents

Abstract

내용 없음

Description

매트릭스 캐패시터

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 사용되는 용량성 요소를 형성하도록 삽입된 박시트(foil sheet)의 기본적인 구조적 개념을 도시한 것이다,

제2도는 제1도의 용량성 요소에 대한 삽입된 시트의 적층을 예시한 단면도이다,

제3도는 본 발명의 캐패시터에 사용되는 용량성 요소의 전류(I)경로를 예시한 것이다.

Claims (19)

1. 고주파에 사용하는 매트릭스 캐패시터에 있어서, 애노드를 한정하는 제1전극, 애노드를 한정하는 제2전극, 유전재료, 상기 제1전극에 접속하는 제1수단, 상기 제2전극에 접속하는 제2수단을 포함하며, 상기 제1및 제2전극이 서로 인접한 부근에 위치하고 있고, 상기 재료에 의해 분리됨으로써 용량성 요소를 형성하며, 상기 제1접속수단이 다수개의 각 접점을 상기 제1전극으로 한정하도록 상기 제1전극을 따라 분포되고, 상기 제2접속수단이 다수개의 각 접점을 상기 제2전극으로 한정하도록 상기 제2전극을 따라 분포되는 매트릭스 캐패시터.
2. 제1항에 있어서, 전도성 재료인 복수개의 제1시트를 포함하는 상기 제1전극, 전도성 재료인 복수개의 제2시트를 포함하는 상기 제2전극, 서로 반대로 배치된 대부분이 제1 및 제2표면을 지니며 상기 제1 및 제2표면사이의 시트를 통해 연장하는 제1및 제2개구부 어레이를 지니며 상기 복수개의 제1 및 제2시트에 있는 각각의 시트를 더우기 포함하고, 상기 제1 및 제2개구부 어레이는 제1개구부가 인접한 제2개구부와 동일한 거리로 이격되며 제2개구부가 인접한 제1개구부와 동일한 거리로 이격되도록 상기 제1 및 제2개구부의 교번 배치를 특징으로 하고, 상기 복수개의 제1 및 제2시트에 있는 각각의 시트가 삽입된 배치로 적층되며 상기 유전 재료에 의해 분리되고, 상기 제1 및 제2시트는 적층된 한 시트의 제1개구부가 이미 인접한 시트에 있는 제2개구부와 겹치며 상기 한 시트의 제2개구부가 상기 이미 인접한 시트에 있는 제1개구부와 겹치도록 방위하는 매트릭스 캐패시터.
3. 제2항에 있어서, 상기 제1전극을 구성하는 전도성 시트를 접속하는 제1접속수단엘 여유부분을 제공함으로써 상기 제1접속수단이 상기 제2전극을 구성하는 전도성 시트와 접촉하는 것을 방지하고 상기 제2전극을 구성하는 전도성 시트를 접속하는 제2접속수단에 여유부분을 제공함으로써 상기 제2접속수단이 상기 제1전극을 구성하는 전도성 시트와 접촉하는 것을 방지하도록 상기 제2개구부보다 큰 상기 제1개구부를 더우기 포함하는 매트릭스 커패시터.
4. 제3항에 있어서, 상기 제1 및 제2접속 수단은 상기 제2개구부보다 큰 단면부위를 지니며 상기 제1개구부보다 작은 단면부위를 지니는 복수개의 연장된 핀이므로써, 억지끼움이 상기 제1전극을 구성하는 전도성 시트에 겹쳐있는 제1개구부 및 상기 한 핀 사이와, 상기 제2전극을 구성하는 전도성 시트에 겹쳐있는 제1개구부 및 다른 핀 사이에 만들어지며, 상기 복수개의 핀이 그리드 어레이 패턴을 형성하는 매트릭스 캐패시터.
5. 제4항에 있어서, 상기 핀이 상기 제1 및 제2전극 중 한 전극과 관련된 최외각 전도성 시트의 표면이상 외부로 돌출하는 매트릭스 캐패시터.
6. 제4항에 있어서, 상기 제1전극을 구성하는 전도성 시트에 접속된 핀은 상기 제1 및 제2전극중 한 전극과 관련된 한 최외각 전도성 시트의 표면이상 외부로 돌출하고, 상기 제2전극을 구성하는 전도성 시트에 접속된 핀은 상기 제1 및 제2전극중 타 전극과 관련된 한 최외각 전도성 시트의 표면이상 외부로 돌출하는 매트릭스 캐패시터.
7. 제1항에 있어서, 상기 제1전극을 소결된 탄탈로 이루어지며 상기 제2전극이 수용기 수단이고, 상기 수용기 수단이 상기 탄탈로 에워싸인 전해질을 포함하고, 상기 탄탈은 상기 수용기 수단의 내부표면에 따라 분산되며, 복수개의 단자는 그리드 어레이를 배치되어 있고 외부 회로 요소에 접속부를 제공하도록 상기 탄탈에 접속되어 있으며 상기 용량성 요소의 전도 경로를 최소화하도록 상기 탄탈 표면을 따라 존재하고, 상기 제1 및 제2전극일 허메틱형으로 봉입된 케이스로 에워싸인 매트릭스 커패시터.
8. 제2항에 있어서, 상기 전도성 재료인 복수개의 제1 및 제2시트중 한 시트는 제3전극이 한정되도록 절단되므로써 상기 캐패시터가 2개이 캐패시터를 형성하도록 분할되는 매트릭스 캐패시터.
9. 고주파에서 사용하는 다수핀 매트릭스 캐패시터에 있어서, 제1전극을 한정하는 전도성 재료인 복수개의 제1시트, 제2전극을 한정하는 전도성 재료인 복수개의 제2시트, 유전 재료인 복수개의 시트, 상기 제1전극에 접속수단을 제공하도록 상기 전도성 재료인 제1시트와 접촉하는 복수개의 제1수단, 상기 제2전극에 접속수단을 제공하도록 상기 전도성 재료인 제2시트와 접촉하는 복수개의 제2수단을 포함하며, 상기 전도성 재료인 제1 및 제2시트가 상기 전도성 재료의 제1 및 제2시트를 분리하는 유전 재료의 한 시트를 사용하여 삽입된 배치로 적층되고, 상기 제1 및 제2접속수단은 고속 배치에서 서로 인접한 상태로 배치되므로 상기 제1 및 제2전극과의 접촉이 상기 제1 및 제2접촉 수단과 상기 제1 및 제2전극 사이의 전도 경로를 최소화하도록 상기 전도성 재료인 제1및 제2시트를 따라 분포됨으로써 상기 전도경로로 인한 인덕턴스가 실질적으로 제거되는 다수핀 매트릭스 캐패시터.
10. 제9항에 있어서, 상기 제1전극은 상기 제2전극과 횡단으로 위치하고 있는 다수핀 매트릭스 캐피시터.
11. 고주파에서 사용하는 다수핀 매트릭스 캐패시터에 있어서, 제1전극을 한정하는 전도성 재료인 복수개의 제1시트, 제2전극을 한정하는 전도성 재료인 복수개의 제2시트, 유전 재료인 복수개의 시트, 상기 제1전극에 접속수단을 제공하도록 상기 전도성 재료인 제1시트와 접촉하는 제1수단, 상기 제2전극에 접속하는 수단을 제공하도록 상기 전도성 재료인 제2시트와 접촉하는 제2수단을 포함하며, 상기 전도성 재료인 제1 및 제2시트가 상기 전도성 재료의 제1 및 제2시트를 분리하는 유전 재료의 한 시트를 사용하여 삽입된 배치로 적층되고, 상기 전도성 재료인 제1시트는 상기 전도성 재료인 제2시트와 횡단관계로 배치되며, 상기 제1 및 제2시트는 반대로 배치된 주변에너지를 지니고, 상기 제1시트 각각을 더우기 포함하는 제1접촉수단은 한 세트의 접속 에지에 제1단자를 한정하고 반대로 배치된 세트의 접속 에지에 제2단자를 한정하도록 각기 유사한 접속 에지를 따라 서로에 접속되며, 상기 제2시트 각각을 더우기 포함하는 제2접촉수단은 한 세트의 접속 에지에 제3단자를 한정하고 반대로 배치된 세트의 접속 애지에 제4단자를 한정하도록 각기 유사한 주변 애지를 따라 서로에 접속됨으로써, 한 DC전류 전도 경로가 상기 제1시트를 거쳐 그리고 상기 제1 및 제2단자 사이에 만들어지며 제2DC전류 전도 경로가 상기 제2시트를 거쳐 그리고 상기 제3 및 제4단자 사이에 만들어 지는 매트릭스 캐패시터.
12. 제11항에 있어서, 상기 제1전극은 상기 제2전극과 횡단으로 위치하고 있는 매트릭스 캐패시터.
13. 제11항에 있어서, 상기 제1 및 제2전도성 시트가 금속박인 매트릭스 커패시터.
14. 제11항에 있어서, 상기 제1 및 제2전도성 시트가 연장된 박인 매트릭스 커패시터.
15. 제2항에 있어서, 상기 복수개의 제1 및 제2전도성 시트가 금속박인 매트릭스 커패시터.
16. 제2항에 있어서, 상기 복수개의 제1 및 제2전도성 시트가 연장된 박인 매트릭스 커패시터.
17. 제1항에 있어서, 상기 제1전극을 지닌 접점 사이의 제1DC전류 전도 경로 및 상기 제2전극을 지닌 접점 사이의, 제2DC전류 전도 경로를 더우기 포함하는 매트릭스 커패시터.
18. 고주파에 사용하는 매트릭스 캐패시터에 있어서, 캐소노드를 한정하는 제1전극, 애노드를 한정하는 제2전극, 유전재료, 상기 제1전극에 접속하는 제1수단, 상기 제2전극에 접속하는 제2수단을 포함하며, 상기 제1및 제2전극이 서로 인접한 부근에 위치하고 있고, 상기 유전 재료에 의해 분리됨으로써 용량성 요소를 형성하고, 상기 제1접속수단이 다수개의 각 접점을 상기 제1전극으로 한정하도록 상기 제1전극을 따라 분포되며, 상기 제2접속수단이 다수개의 각 접점을 상기 제2전극으로 한정하도록 상기 제2전극을 따라 분포되고, 상기 제1전극은 소결된 탄탈로 만들어지며, 상기 제2전극은 수용기 수단이고, 상기 수용기 수단은 상기 탄탈을 에워싸는 전해질을 포함하며 상기 탄탈은 상기 수용기 수단의 내부 표면 부위에 따라 분산되고 복수개의 단자는 그리드 어레이로 배치되며 외부 회로요소에 접속부를 제공하도록 상기 탄탈에 접속되고 상기 용량성 요소의 전도경로를 최소화하도록 상기 탄탈표면을 따라 존재하며 상기 제1 및 제2전극은 헤메틱형으로 봉입된 케이스로 에워싸인 매트릭스 캐패시터.
19. 고주파에 사용하는 매트릭스 캐패시터에 있어서, 캐소노드를 한정하는 제1전극, 애노드를 한정하는 제2전극, 유전재료, 상기 제1전극에 접속하는 제1수단, 상기 제2전극에 접속하는 제2수단을 포함하며, 상기 제1및 제2전극은 서로 인접한 부근에 위치하고, 상기 유전 재료에 의해 분리됨으로써 용량성 캐패시터를 형성하고, 상기 제1접속수단은 다수개의 각 접점을 상기 제1전극으로 한정하도록 상기 제1전극을 따라 분포되며, 상기 제2접속수단이 다수개의 각 접점을 상기 제2전극으로 한정하도록 상기 제2전극을 따라 분포되고, 상기 제1전극은 전도성 재료인 복수개의 제1시트를 포함하며, 상기 제2전극은 전도성 재료인 복수개의 제2시트를 포함하며, 복수개의 제1 및 제2시트에 있는 각 시트는 서로 반대로 배치된 제1 및 제2표면 대부분을 지니며 상기 제1 및 제2표면 사이의 시트를 통해 연장하는 제1 및 제2개구부 어레이를 지니고, 상기 어레이는 제1개구부가 인접한 제2개구부로부터 동일한 거리로 이격되며 제2개구부가 인접한 제1개구부로 부터 동일한 거리로 이격되도록 상기 제1 및 제2개구부의 교변 배치를 특징으로 하고, 상기 복수개의 제1 및 제2시트에 잇는 각 시트는 삽입된 배치로 적층되며 상기 유전 재료에 의해 분리되고, 상기 제1 및 제2시트는 더우기 적층된 한 시트의 제1개구부가 이미 인접한 시트의 제2개구부와 겹치며 상기 한 시트의 제2개구부가 이미 인접한 시트의 제1개구부와 겹치도록 방위되고, 상기 전도성 재료인 복수개의 제1 및 제2시트중 한 시트는 제3전극이 한정되도록 절단됨으로써 상기 매트릭스 캐패시터가 2개의 캐패시터를 형성하도록 분할되는 매트릭스 캐패시터.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.