Claims (2)
비디오 처리 장치의 화상과 문자의 동시 표시 방법에 있어서, 피사체 아나로그 화상 데이타를 디지탈화하여 LSB를 제로를 한후 필드단위로 저장하는 제1과정과, 상기 제1과정에서 저장된 화상데이타의 LSB에 문자 패턴데이타를 기록하는 제2과정과, 상기 제2과정의 문자 패턴 데이타를 기록한 화상데이타를 읽어 LSB를 분리하는제3과정과, 상기 제3과정에서 분리한 LSB데이타를 미분하여 화이트 레벨로 하는 제4과정과, 상기 제3과정에서 분리되지 않은 화상데이타를 아나로그화하여 상기 제4과정의 미분 신호와 합성하는 제5과정과, 상기 제5과정에서의 합성 신호를 모니터에 문자 패턴 데이타와 동시에 표시하는 제6과정으로 이루어짐을 특징으로 하는 비디오, 메모리 장치를 이용한 화상 및 문자 동시 표시 방법.1. A method of simultaneously displaying images and characters of a video processing apparatus, the method comprising: digitally subjecting analog image data of a subject to zero LSBs and storing the LSBs in field units; A second process of recording data, a third process of reading image data recording the character pattern data of the second process, and separating the LSB; and a fourth process of differentiating the LSB data separated in the third process to obtain a white level. And a fifth step of synthesizing the image data not separated in the third step and synthesizing the differential signal of the fourth step, and simultaneously displaying the synthesized signal in the fifth step together with the character pattern data on the monitor. And a video and memory simultaneous display method using a sixth process.
영상 처리 장치에 있어서, 비디오카메라(101)로부터 취득된 비디오 신호가 아나로그 스위치(102)를 통해 동기 분리회로(103) 로 수직/수평 동기 신호를 분리하여 필드 판별회로(104)에서 필드를 판별하는 영상 동기 및 필드 판별 수단과, 상기 비디오 카메라(101)의 취득 아나로그 비디오 신호를 아나로그/디지탈 변환기(100)에서 디지탈 데이타로 변환하여 버퍼(111)에서 완충하는 A/D변환수단과, 상기 아나로그/디지탈 변환기(110)에서 디지탈 데이타로 변환된 화상데이타를 저장하고 상기 저장된 데이타에 대해 문자패턴 비트로 변환하여 가지는 메모리부(125)와, 상기 메모리부(125)의 화상 및 문자 패턴 데이타 리드/라이트용 수평 카운터(122) 및 수직 카운터(126)에 의해 수직 수평 어드레스 데이타를 발생하는 어드레싱 카운트 수단과, 상기 메모리부(125)의 리드/라이트 인에이블 제어 신호 발생회로(128,129)에서 제어신호를 발생하는 리드/라이트 인에이블 제어 신호 발생수단과, 문자 발생 롬 및 시계 타이머를 내장하고 있으며 상기 메모리부(125)의 저장된 화상데이타로 부터 상기 문자발생 롬 및 시계 타이머에서 발생된 문자 패턴 데이타로 변환하도록 제어하고 상기 영상동기 및 필드판별수단의 출력에 따라 제어신호를 발생하는 마이콤(109)과, 상기 어드레싱 카운트 및 리드/라이트 인에이블 제어신호 발생수단과 마이콤(109)의 출력 어드레스 및 리드/라이트 제어신호를 멀티플렉셔(124,127)에서 선택하여 상기 메모리부(125)의 억세스용 어드레스 신호로 제공하는 어드레스 선택 수단과, 상기 어드레스 선택 수단으로 선택 제어신호를 제공하는 선택 제어 회로(131)와, 상기 메모리부(125)로 부터 출력되는 화상 데이타를 버퍼(114)에 버퍼링하고 디지탈/아나로그 변환기(113)에서 아나로그 신호로 변환하는 D/A변환 수단과, 상기 D/A변환 수단의 출력 문자 패턴 비트를 미분회로(120)에서 미분에 의해 화이트 레벨로 하여 상기 변환된 아나로그 신호와 합성하는 합성수단과, 상기 합성수단의 합성된 출력을 버퍼(117)에서 버퍼링하여 모니터(116)에 문자와 화상을 동시에 표시하도록 하는 출력 수단과, 상기 메모리부(125)로 부터 재생기 동기 신호 발생회로(106)에서 필요한 동기신호를 발생하는 동기신호 발생 수단과, 상기 A/D변환 및 D/A변환수단과 어드레싱 카운트 및 리드/라이트 인에이블 신호 발생수단의 기본 클럭을 발생회로(121)의 출력에 의해 제공하는 클럭 발생수단으로 구성됨을 특징으로 하는 비디오 메모리 장치를 이용한 화상 및 문자 동시 표시 회로.In the image processing apparatus, the video signal obtained from the video camera 101 separates the vertical / horizontal sync signal by the sync switch circuit 103 through the analog switch 102 to determine the field in the field discrimination circuit 104. Image synchronization and field discrimination means, A / D conversion means for converting the acquired analog video signal of the video camera 101 into digital data in the analog / digital converter 100 and buffering it in the buffer 111; A memory unit 125 for storing the image data converted into digital data by the analog / digital converter 110 and converting the image data into character pattern bits for the stored data; and image and character pattern data of the memory unit 125. Addressing count means for generating vertical horizontal address data by the read / write horizontal counter 122 and the vertical counter 126, and the read / write of the memory unit 125. A read / write enable control signal generating means for generating a control signal in the enable enable signal generating circuits 128 and 129, a character generating ROM, and a clock timer are built-in, and the image data of the memory unit 125 is stored. A microcomputer 109 for controlling conversion to character pattern data generated by a character generating ROM and a clock timer and generating a control signal according to the output of the image synchronization and field discrimination means; and the addressing count and read / write enable control signals. Address selection means for selecting the generation means and the output address of the microcomputer 109 and the read / write control signal from the multiplexers 124 and 127 as the access address signal of the memory unit 125, and the address selection means. A selection control circuit 131 for providing a control signal and image data output from the memory unit 125; D / A converting means for buffering in the buffer 114 and converting the analog / analog converter 113 into an analog signal, and the derivative of the output character pattern bits of the D / A converting means in the differential circuit 120 by differentiation. Synthesizing means for synthesizing the converted analog signal at a white level, output means for buffering the synthesized output of the synthesizing means in a buffer 117 to display characters and images on the monitor 116 simultaneously; Synchronization signal generation means for generating a synchronization signal required by the player synchronization signal generation circuit 106 from the memory unit 125, the A / D conversion and D / A conversion means, addressing count and read / write enable signal generation. An image and character simultaneous display circuit using a video memory device, characterized in that it comprises clock generation means for providing the basic clock of the means by the output of the generation circuit (121).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.