KR920015714A - π/4 차직각 위상 쉬프트키잉 신호 매핑회로 - Google Patents

π/4 차직각 위상 쉬프트키잉 신호 매핑회로 Download PDF

Info

Publication number
KR920015714A
KR920015714A KR1019910001149A KR910001149A KR920015714A KR 920015714 A KR920015714 A KR 920015714A KR 1019910001149 A KR1019910001149 A KR 1019910001149A KR 910001149 A KR910001149 A KR 910001149A KR 920015714 A KR920015714 A KR 920015714A
Authority
KR
South Korea
Prior art keywords
mapping circuit
phase shift
shift keying
quadrature phase
signal
Prior art date
Application number
KR1019910001149A
Other languages
English (en)
Other versions
KR950002447B1 (ko
Inventor
송영준
Original Assignee
김용선
금성통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김용선, 금성통신 주식회사 filed Critical 김용선
Priority to KR1019910001149A priority Critical patent/KR950002447B1/ko
Publication of KR920015714A publication Critical patent/KR920015714A/ko
Application granted granted Critical
Publication of KR950002447B1 publication Critical patent/KR950002447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용 없음

Description

π/4차직각 위상 쉬프트키잉 신호 매핑회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 회로도. 제 2 도는 본 발명에서의 레벨 판별 기준표. 제 3 도는 본 발명에서 레벨 판별기의 진리치표.

Claims (2)

  1. 데이타 (S1, SQ)가 입력되는 매핑회로부(10)의 출력단 신호(UK, VK)가 각각 샘플러(Sa, Sb)를 통해 UK-1, VK-1값으로 샘플링되어 상기 매핑회로부(10)에 입력되도록 구성한 것에 있어서, 상기 매핑회로부(10)의 출력단(UK, VK)과 상기 샘플러(Sa, Sb)의 입력단 사이에 레벨 판정을 위한 비교부(110)와, 상기 비교부(110)의 출력신호(A0-A3)를 논리적으로 조합하여 후단의D/A변환기(112)에 가해주는 논리게이트부(111)와, 상기 논리게이트부(111)의 디지탈 출력신호를 아날로그 신호로 변환하는 D/A변환기(112)를 구비하고 있는 레벨 판별기(11U, 11V)를 개재하여서 된 π/4 차직각 위상 쉬프트키잉 신호 매징 회로.
  2. 제 1 항에 있어서, 상기 논리게이트부(111)는 상기 비교부(110)의 출력신호(A0-A1)에 대한 그의 출력신호(D0-D7)가 D0=D2=D5=A3ㆍA2'+A1ㆍA0,D1=D3=D4=D6+A1, D7=A2ㆍA3가 되도록 구성한 것을 특징으로 하는 π/4 차직각 위상 쉬프트 키잉 신호 매핑 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001149A 1991-01-24 1991-01-24 π/4 차직각 위상 쉬프트키잉 신호 매핑회로 KR950002447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910001149A KR950002447B1 (ko) 1991-01-24 1991-01-24 π/4 차직각 위상 쉬프트키잉 신호 매핑회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001149A KR950002447B1 (ko) 1991-01-24 1991-01-24 π/4 차직각 위상 쉬프트키잉 신호 매핑회로

Publications (2)

Publication Number Publication Date
KR920015714A true KR920015714A (ko) 1992-08-27
KR950002447B1 KR950002447B1 (ko) 1995-03-20

Family

ID=19310223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001149A KR950002447B1 (ko) 1991-01-24 1991-01-24 π/4 차직각 위상 쉬프트키잉 신호 매핑회로

Country Status (1)

Country Link
KR (1) KR950002447B1 (ko)

Also Published As

Publication number Publication date
KR950002447B1 (ko) 1995-03-20

Similar Documents

Publication Publication Date Title
FR2371013A1 (fr) Dispositif de conversion du format des donnees dans un processeur de donnees numeriques
KR890003136A (ko) 전병렬 축차 비교형 아날로그-디지탈 변환기
KR920007360A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
US4027266A (en) Digital FSK demodulator
CA1243084A (en) Phase detection circuit
GB1073423A (en) Improvements relating to digital data transmission systems
KR920015714A (ko) π/4 차직각 위상 쉬프트키잉 신호 매핑회로
KR970077995A (ko) 플래시형 아날로그-디지탈 변환기
KR890011192A (ko) 디지탈 fm 복조장치
KR860000780A (ko) 색신호 처리장치
KR940008274A (ko) 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로
KR870010533A (ko) 디지탈신호기의 전송장치
US4326269A (en) One bit memory for bipolar signals
CA2262882A1 (en) Frequency lock indicator for fpll demodulated signal having a pilot
EP0331016A3 (en) Phase detector circuit for periodic signal using three sampling data
KR880002500B1 (ko) 16비트용 고속 a/d 콘버터
JPS645211Y2 (ko)
JPH0342785Y2 (ko)
KR910010806A (ko) 리솔버 디지탈 컨버터에서의 위상 선택회로
KR900000857A (ko) 포커스 제어회로
KR980012899A (ko) 롬 테이블을 이용한 타이밍 검출기
JPS6450653A (en) Clock phase error detection circuit
KR980004129A (ko) 광결합기 데이타 검출방법
KR100217156B1 (ko) 디지탈 데이타열 레벨 검출장치
KR950008417Y1 (ko) 중앙처리장치의 속도센서리드(read) 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee