KR920009235B1 - 교환용량의 단위모듈 시분할 제어기 - Google Patents

Abstract

내용 없음.

Description

교환용량의 단위모듈 시분할 제어기

제1도는 본 발명의 구성을 나타낸 회로도.

제2도는 제1도의 각 부분의 신호파형도.

* 도면의 주요부분에 대한 부호의 설명

DEMO 내지 OHM7 : 출력데이터 메모리

IHM0 내지 IHM7 : 입력데이터 메모리

CMPM00 내지 CMPM70, CMPM01 내지 CMPM71, CMPG1 : 4비트 비교기

CMPM02 내지 CMPM72 : 8비트 비교기 CMPG0 : 3비트 비교기

REM0 내지 REM7, REG : TTL 레벨 리시버

DRM0 내지 DRM7, DRG : TTL레벨 드라이버

NAND0 내지 NAND7 : 낸드게이트 TRX : 디퍼런셜 레벨 트랜시버

CP14 내지 CP20 : 클럭 TS : 타임슬롯

FR3R : 프레임 펄스

본 발명은 대용량 전전자 교환기에 있어서, 교환용량의 단위 모듈시분할 제어기에 관한 것이다.

본 발명은 전전자 교환기의 유지보수를 위해 교환용량이 변화하는 공간 분할 스위치에서 타임슬롯 단위로 입력 PCM 데이터와 출력 PCM 데이터를 비교하여 자체 고장을 진단하는 교환용량의 단위 모듈 시분할 제어기를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 모듈그룹을 구성하는 하이웨이로 연결된 단위 모듈에 있어서, 클럭이 반전 입력되는 낸드 게이트, 상기 낸드 게이트의 출력단에 저장신호 인에이블 단자가 연결된 입력 데이터 메모리 및 출력 데이터 메모리, 상기 클럭을 일입력단에 입력하고 자신의 단위모듈임을 식별할 수 있는 데이터 및 송신인식 모듈 데이터를 다른 입력단에 입력하는 제1비교수단, 상기 입력 데이터 메로리의 데이터 출력단에 입력단이 연결되고 상기 제1비교수단의 반전출력을 재반전시켜 인에이블 신호로 하여 상기 입력데이터 메모리의 입력 PCM 데이터를 8개의 하이웨이를 통해 해당 모듈 그룹에 출력하는 드라이버, 상기 모듈 그룹으로부터 제어를 받아 출력되는 해당 모듈 그룹의 단위 모듈을 지시하는 제어 데이터를 일입력으로 하고 다른 입력단에는 자신의 단위 모듈임을 나타내는 데이터를 고정 입력하는 제2비교수단, 상기 제2비교수단의 반전출력을 재반전시켜 인에이블 신호로 하고 상기 모듈 그룹으로부터 출력되는 입력 PCM 데이터를 입력으로 하는 리시버, 상기 리시버의 출력인 입력 PCM 데이터 및 상기 출력 데이터 메모리로부터 출력되는 출력 PCM 데이터를 입력으로 하여 상기 입력 PCM 데이터와 출력 PCM 데이터를 비교검출하는 제3비교수단으로 구성되어 단위모듈당 512 타임슬롯을 제어하는 것을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 본 발명의 구성을 나타낸 회로도이고, 제2도는 제1도의 각 부분의 신호파형도로서, 도면에서 OHM0 내지 0HM7은 출력데이터 메모리, IHM0 내지 IHM7은 입력데이터 메모리, CMPM00 내지 CMPM70, CMPH01 내지 CMPM71, CMPG1은 4비트 비교기, CMTM02 내지 CMPM72는 8비트 비교기, CMPG0는 3비트 비교기, REM0 내지 REM7, REG는 TTL 리벨 리시버, DRM0 내지 DRM7, DRG는 TTL 레벨 드라이버, NAND0 내지 NAND7은 낸드게이트, TRX는 디퍼런셜 레벨 트랜시버, CP14 내지 CP20은 클럭, TS는 타임슬롯 FP3R은 프레임펄스를 각각 나타낸다.

본 발명은 제1도에 도시한 바와 같이 하나의 하이웨이로된 단위 모듈 8개로 구성되어 시분할 제어기의 단위 모듈 용량은 하나의 입출력 하이웨이로서 512 타임슬롯이며 8개의 단위 모듈의 하나의 모듈 그룹을 형성하여 512 타임슬롯×8개에 해당하는 4,096 타임슬롯을 시분할 제어한다.

이에 따라 본 발명은, 클럭(CP14 내지 CP20)이 반전 입력되는 낸드게이트(NAND0 내지 NAND7), 상기 낸드 게이트(NAND0 내지 NAND7)의 출력단에 저장신호 인에이블 단자가 연결된 입력 데이터 메모리(IHM0 내지 IHM7) 및 출력 데이터 메모리(OHM0 내지 CP17), 상기 클럭(CP14 내지 CP17)을 일입력단에 입력하고 자신의 단위모듈임을 식별할 수 있는 데이터 및 송신인식 모듈 데이터를 다른 입력단에 입력하는 비교기(CMPM00 내지 CMPM70), 상기 입력 데이터메모리(IHM0 내지 IHM7)의 데이터 출력단 (D0)에 입력단이 연결되고 상기 비교기(CMPM00 내지 CMPM70)의 반전 출력을 재반전시켜 인에이블 신호로 하고 상기 입력데이터 메모리의 입력 PCM 데이터를 8개의 하이웨이를 통해 해당 모듈 그룹에 출력하는 드라이버(DRMO 내지 DRM7), 상기 모듈 그룹으로부터 제어를 받아 출력되는 해당 모듈 그룹의 단위 모듈을 지시하는 제어 데이터를 일입력으로 하고 다는 입력단에는 자신의 단위 모듈임을 나타내는 데이터를 고정 입력하는 비교기(CMPM01 내지 CMPM71), 상기 비교기(CMPM01 내지 CMPM71)의 반전출력을 재반전시켜 인에이블 신호로 하고 상기 모듈 그룹으로부터 출력되는 입력 PCM 데이터 및 상기 출력 데이터 메모리(OHM0 내지 OHM7)를 입력으로 하는 리시버 REM0 내지 REM7), 상기 리시버(REM0 내지 REM7)의 출력인 입력 PCM 데이터로부터 출력되는 출력 PCM 데이터를 입력으로 하여 상기 입력 PCM 데이터와 출력 PCM 데이터를 비교검출하는 비교기(CMPM02 내지 CMPM72)를 구비한다.

그리고 상기와 같이 구성되는 단위모듈 8개의 하이웨이에 연결된 모듈 그룹은, 클럭(CP18 내지 CP20)을 일입력으로 하고 자신의 모듈 그룹임을 식별할 수 있는 고정 데이터를 다른 입력으로 하는 3비트 비교기(CMPG0), 상기 단위 모듈의 데이터와 제어 데이터와 상기 3비트 비교기(CMPG0)을 출력을 입력받는 TTS레벨 리시버(REG)와, 상기 TTL레벨 리시버(REG)의 출력에 연결되어 타 모듈 그룹으로 TTL 레벨 리시버 (REG)의 출력을 전송하는 디퍼런셜 레벨 트랜시버(TRX)와, 상기 TTL 레벨 리시버(REG)의 출력중 제어 데이터중 상위 3비트와 모듈인식 1비트(3비트 비교기(CMPG0)의 출력)가 일입력단에 입력되고 다른 입력단에는 자신이 해당 모듈 그룹에 속한다는 2진수 값이 고정 입력되는 4비트 비교기(CMPG1), 상기 4비트 비교기(CMPG1)의 출력신호 제어에 따라 제어 데이터 중 해당 모듈 그룹의 단위 모듈을 지시하는 하위 3비트, PCM 데이터 8비트, 상기 4비트 비교기(CMPG1)의 출력 1비트와 합한 12비트를 구동하는 TTL 레벨 드라이버(DRG)로 구성된다.

낸드게이트(NAND0 내지 NAND7)에는 제2도에 도시한 7개의 클럭(CP14(4KHz),CP15(2KHz),CP16(1KHz),CP17(500Hz),CP18(250Hz),CP19(125Hz),CP20(62.5Hz))이 반전되어 입력되므로 7개의 클럭 신호가 (가)와 같이 ＂0＂ 레벨이 되면 낸드게이트(NAND0 내지 NAND7)의 출력은 ＂0＂레벨이 되고 상기 낸드게이트(NAND0 내지 NAND7)의 ＂0＂레벨의 출력은 상기 입력 데이터 메모리(IHM0 내지 IHM7) 및 출력데이터 메모리(OHM0 내지 OHM7)의 저장신호 인에이블 단자(WE)에 반전 입력되어 모든 단위 모듈(0 내지 7)의 입력데이터 메모리(IHM0 내지 IHM7) 및 출력 데이터 메모리 (OHM0 내지 OHM7)를 저장상태(WRITE CYCLE)로 만든다.

각 단위 모듈에 속한 입출력 데이터 메모리(IHM0 내지 IHM7, OHM0 내지 OHM7)는 상기 낸드게이트(NAND0 내지 NAND7)의 출력이 ＂0＂ 레벨이 되어 있는 저장 상태기간(가)에 순차적으로 512 타임슬롯에 해당하는 PCM 데이터를 저장한다.

상기 낸드게이트(NAND0 내지 NAND7)의 출력이 ＂0＂ 레벨이 되는 저장상태기간(가)은 상기 클럭(CP14)이 ＂1＂레벨이 되어 상기 낸드게이트(NAND0 내지 NAND7)의 출력이 ＂1＂레벨이 되므로써 끝난다.

상기 4비트 비교기(CMPM00 내지 CMPM70)에는 상기 클럭(CP14 내지 CP17)이 일입력단에 입력되고 다른 입력단에는 자신의 단위 모듈임을 식별할 수 있는 데이터 및 송신모듈 인식을 위한 데이터＂1＂이 고정 입력된다. 즉 단위 모듈(0)인 경우 4비트 비교기(CMPM00)의 다른 입력단에는 ＂1000＂이 고정입력되고 단위모듈(1)인 경우 4비트 비교기(CMPM10)의 다른 입력단에는 ＂1100＂가 고정 입력되고 단위모듈(7)인 경우 4비트 비교기(CMPM70)의 다른 입력단에는 ＂1111＂이 고정 입력된다.

4비트 비교기(CMPM00 내지 CMPM70, CMPM01 내지 CMPM71, CPPG1)는 고정 입력되는 값과 클럭데이타 등의 값이 입력되어 비교되는데 동일한 경우에는 '하이'전압을 출력하며, 동일하지 않는 경우에는 '로우'전압을 출력하는 통상적인 비교기이며, 본 발명에서는 74LS85 IC칩을 이용하여 구현하였다. 또한, 8비트 비교기(CMPM02 내지 CMPM72)도 동일한 동작을 수행한다.

상기 낸드게이트(NAND0 내지 NAND7)의 출력이 ＂1＂ 레벨이 되는 경우 중 특히 입력되는 클럭(CP14 내지 CP20)중 클럭(CP14)이 ＂1＂레벨이 되고 나머지 클럭(CP15 내지 CP17)이 ＂0＂ 레벨이 되는 경우 (나)를 예로 들어 본 발명의 일실시예를 설명하면 다음과 같다.

클럭(CP14)이 ＂1＂레벨이 되고 클럭(CP15 내지 CP17)이 ＂0＂ 레벨이 되면 상기 클럭(CP14 내지 CP17) 및 단위 모듈(0)의 자신의 단위 모듈을 식별하는 고정입력(1000)을 입력으로 하는 상기 4비트 비교기 (CMPM00)의 반전 출력은 ＂0＂레벨이 된다. 그러면 상기 4비트 비교기(CMPM00)의 반전 출력을 재반전시켜 인에이블 신호로 하는 TTL 레벨 드라이버(DRM0)는 인에이블 상기 입력 데이터(IHM)의 PCM데이터 8비트를 8개의 하이웨이를 통해 상기 모듈 그룹으로 출력한다.

또한 상기와 클럭(CP14)이 ＂1＂ 레벨이 되고 나머지 클럭(CP15 내지 CP17)이 ＂0＂클럭이 되면 단위 모듈(0)을 제외한 나머지 단위 모듈(1 내지 7)은 상기 클럭(CP14 내지 CP17) 및 각 단위 모듈의 자신의 단위 모듈 식별을 위해 고정데이터를 입력하는 상기 4비트 비교기(CMPM10 내지 CMPM70)의 반전 출력이 ＂1＂레벨이 되므로서 상기 4비트 비교기(CMPM10 내지 CMPM70)의 반전출력을 재반전시켜 인에이블 신호로 하는 TTL 레벨 드라이버(DTM1 내지 DRM7)은 디스에이블되어 상기 입력 데이터 메모리(IHM)의 PCM 데이터 8비트를 출력하지 않는다.

상기 단위 모듈(0)의 TTL 레벨 드라이버(DRM0)에서 출력된 PCM 데이터 8비트가 상기 단위 모듈(0)을 포함하는 모듈 그룹의 TTL 레벨 리시버(REG)로 입력될 때 해당 단위 모듈의 출력 데이터 메모리의 PCM 데이터와 비교하기 위해 해당 단위 모듈을 찾아갈 수 있는 제어 데이터 6비트와 자신의 모듈 그룹임을 판단해 줄 수 있는 모듈 인식 1비트를 합하여 모두 15비트가 모듈 그룹의 TTL 레벨 리시버(REG)로 입력된다. 상기 제어 데이터 6비트는 모듈 그룹을 지시하는 상위 3비트와 해당 모듈 그룹을 지시하는 하위 3비트로 구성된다.

상기 자신의 모듈 그룹임을 판단해 주는 모듈 인식 1비는 클럭(CP18 내지 CP20)을 일입력으로 하고 자신의 모듈 그룹임을 식별할 수 있는 고정 데이터를 다른 입력으로 하는 3비트 비교기(CMPG0)의 반전 출력이다. 클럭(CP18 내지 CP20)이 2진수로 ＂0＂일 때 자신의 모듈 그룹으로 인식하여 상기 3비트 비교기(CMPG0)의 반전 출력은 ＂0＂이 되어 상기 3비트 비교기(CMPG0)의 반전출력을 재반전시켜 이에 따라 인에이블 신호로 쓰는 TTL 레벨 리시버(REG)를 인에이블되고, 상기 15비트의 데이터는 TTL 레벨 리시버(REG)에서 출력된다. 상기 15비트의 데이터는 TTL 레벨 리시버(REG)에서 출력되어 디퍼런셜 레벨 트랜시버(TRX)를 통해 타모듈 그룹으로 전달되면서 동시에 자신의 모듈 그룹에 있는 TTL 레벨 드라이버(DRG)로 제어 데이터중 해당 모듈 그룹의 단위 모듈을 지시하는 하위 3비트, PCM 데이터 8비트, 상기 4비트 비교기(CMPG1)의 출력 1비트를 합한 12비트가 입력된다.

상기 4비트 비교기(CMPG1)는 제어 데이터중 상위 3비트와 모듈인식 1비트(3비트 비교기(CMPG0)의 출력)가 일입력단에 입력되고 다른 입력단에는 자신의 모듈 그룹 0에 속한다는 2진수 값 ＂0000＂가 고정 입력되어 양쪽 입력이 같아지는, 즉, 자신이 속한 PCM 데이터일 경우 ＂0＂을 출력하고 다른 PCM 데이터일 경우 ＂1＂을 출력한다.

4비트 비교기(CMPG1)의 출력트 값이 ＂0＂일 경우에는 자신의 모듈 그룹에 속한 단위 모듈로 전송되는 타임슬롯의 PCM 데이터라는 것을 나타내며 TTL 레벨 드라이버(DRG)를 인에이블시킨다.

모듈그룹의 TTL 레벨 드라이버(DRG)에서 출력된 PCM 데이터 8비트와 단위모듈을 찾아갈 수 있는 4비트(제어데이터 6비트중 단위모듈을 지시하는 하위 3비트＋4비트 비교기(CMPG1)의 출력 1비트)가 병렬로 각 단위모듈에 전달된다. 여기서 제어 대상이 되는 PCM 데이터가 단위모듈(0)로 입력된다고 가정하면 단위모듈(0)에 있는 4비트 비교기(CMPM01)의, 일입력단으로 단위모듈(0)임을 지시하는 제어데이터 ＂0000＂가 입력되고 자신의 단위모듈 0임을 나타내는 2진수 ＂0000＂이 4비트 비교기(CMPM01)의 다른 입력단에 고정입력된다. 이때 4비트 비교기(CMPM01)의 반전 출력이 ＂0＂레벨이 되어 TTL 레벨 리시버(REM)을 인에이블 시켜 PCM 데이터가 출력된다.

이와 동시에 8비트 비교기(CMPM02)는 동시에 출력 데이터 메모리(OHM)에 저장되어 있던 출력 PCM데이터를 읽어내어 TTL 레벨 리시버(REM0)에서 출력된 출력 PCM 데이터(입력 데이터 메모리(IHM0)에 저장되었던 PCM 데이터)와 상기 출력 PCM 데이터를 비교 검출한다.

제2도에서 도시한 바와 같이 클럭(CP14)이 ＂1＂레벨인 경우에 한하여 클럭(CP15 내지 CP20)의 6비트 값에 의하여 (나)인 경우에 단위모듈(0), (다)인 경우에 단위모듈(1), (라)인 경우에 단위모듈(2), (마)인 경우에 단위모듈(3), (바)인 경우에 단위모듈(4)의 순서에 단위위모듈(63)까지 입력 데이터 메모리(IHM)의 내용(입력 PCM 데이터)을 읽어 내어 해당 출력 데이터 메모리(OHM)의 내용 (출력 PCM 데이터)과 비교 검출하는 시분할 방식의 제어를 행한다.

따라서 모듈그룹(0)와 단위모듈(0 내지 7)을 구성할 경우에는 4,096 타임슬롯을 제어하고, 모듈그룹(0,1)과 단위모듈(0 내지 5)를 구성할 경우에는 8,192 타임슬롯을 제어할 수 있다. 그리고 모듈그룹(0 내지 7)단위모듈(0 내지 63)을 모두 구성할 경우에는 32,768 타임슬롯을 제어할 수 있게 된다.

결국, 전전자교환기에 있어서, 공간 스위치(Space Swich) 하나당 본 발명인 단위모듈이 병렬로 각각 연결되어 공간 분할 교환기에 있어서의 교환용량의 시분할 제어가 가능하게 하며, 공간 스위치의 스위칭 출력을 시분할 스위칭 방식에 따라 오류를 검출하는 유지보수 기능을 수행함으로써 시스템 효울을 높이는 효과를 가져오고 교환용량의 확장을 용이하게 증설할 수 있어 소용량의 공간분할 교환기로부터 대용량의 공간 분할 교환기에 이르는 교환용량의 모듈화에 적용할 수 있다.

Claims (2)

1. 전전자 교환기의 공간 스위치의 출력을 시분할 제어하는 단위 모듈 시분할 제어기에 있어서, 클럭(CP14 내지 CP20)을 반전 입력되는 낸드 게이트(NAND0 내지 NAND7), 상기 낸드게이트(NAND0 내지 NAND7)의 출력단에 저장신호 인에이블 단자가 연결된 입력 데이터 메모리(IHM0 내지 IHM7) 및 출력 데이터 메모리(OHM0 내지 OHM7), 상기 클럭(CP14 내지 CP17)을 일입력단에 입력하고 자신의 단위모듈임을 식별할 수 있는 데이터 및 송신인식 모듈 데이터를 다른 입력단에 입력하는 제1비교수단(CMPM00 내지 CMPM70), 상기 입력 데이터메모리(IHM0 내지 IHM7)의 데이터 출력단 (D0)에 입력단이 연결되고 상기 비교수단(CMPM00 내지 CMPM70)의 반전출력을 재반전시켜 인에이블 신호로 하여 상기 입력데이터 메모리의 입력 PCM 데이터를 8개의 하이웨이를 통해 해당 모듈 그룹에 출력하는 드라이버(DRM0 내지 DRM7), 상기 모듈 그룹으로부터 제어를 받아 출력되는 해당 모듈 그룹의 단위 모듈을 지시하는 제어 데이터를 일입력으로 하고 다른 입력단에는 자신의 단위 모듈임을 나타내는 데이터를 고정 입력하는 제2비교수단(CMPM01 내지 CMPM71), 상기 제2비교수단(CMPM01 내지 CMPM71)의 반전출력을 재반전시켜 인에이블 신호로 하고 상기 모듈 그룹으로부터 출력되는 입력 PCM 데이터를 입력으로 하는 리시버(REM0 내지 REM7), 상기 리시버(REM0 내지 REM7)의 출력인 입력 PCM 데이터 및 상기 출력 데이터 메모리(OHM0 내지 OHM7)로부터 출력되는 출력 PCM 데이터를 입력으로 하여 상기 입력 PCM 데이터와 출력 PCM 데이터를 비교검출하는 제3비교수단(CMPM02 내지 CMPM72)을 구비한 것을 특징으로 하는 교환용량의 단위 모듈 시분할 제어기.
2. 제1항에 있어서, 상기 단위 모듈은 8개로 구성되어 하나의 모듈 그룹을 형성하여 4,096 타임슬롯을 제어하는 것을 특징으로 하는 교환용량의 단위 모듈 시분할 제어기.

Images