KR920009089A - 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로 - Google Patents

디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로 Download PDF

Info

Publication number
KR920009089A
KR920009089A KR1019900017148A KR900017148A KR920009089A KR 920009089 A KR920009089 A KR 920009089A KR 1019900017148 A KR1019900017148 A KR 1019900017148A KR 900017148 A KR900017148 A KR 900017148A KR 920009089 A KR920009089 A KR 920009089A
Authority
KR
South Korea
Prior art keywords
signal
frequency
phase
gate means
loop circuit
Prior art date
Application number
KR1019900017148A
Other languages
English (en)
Other versions
KR930011482B1 (ko
Inventor
이정행
신흥규
송진규
서석호
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019900017148A priority Critical patent/KR930011482B1/ko
Publication of KR920009089A publication Critical patent/KR920009089A/ko
Application granted granted Critical
Publication of KR930011482B1 publication Critical patent/KR930011482B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음

Description

디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 위상동기 루우프회로의 블럭도,
제3도는 동기시 기준 주파수와 비교 주파수와의 관계도,
제4도는 제2도의 위상 동기 루우프회로의 리세트회로를 보다 상세화한 회로도.

Claims (1)

  1. 표본화 주파수를 입력하여 비교주파수 (Vf)틀 만드는 루우프회로 (4) , 상기 비교주파수와 영상라인 주파수인 기준주파수(Rf)를 입력하여 이들 신호들간의 위상차를 검출하기 위한 위상검출기(1), 상기 위상검출기(1)로 부터의 신호를 입력하여 고주파수 성분을 제거하여 출력하는 저역통과 필터 (2)와, 상기 저역통과 필터 (2)로 부터의 위상차 신호를 입력하여 기준주파수를 갖기 위한 전압제어 발진기(3)를 포함하는 위상동기 루우프 회로에 있어서, 상기 기준주파수 (Rf)를 리트리거시켜 출력을 7.7㎛s로 유지하기 위한 제1게 이트수단 (51)과, 상기 기준주파수(Rf)를 상기 표본화 주파수에 동기시켜 주기 위한 제2게이트수단(53) 및 (54)과, 상기 제1게이트수단(51)으로부터의 신호와 상기 루우프회로(4)로부터의 신호를 입력하여 위상이 일치하면 제1신호, 일치하지 않으면 제2신호를 출력하는 제3게이트수단(52)과, 상가 제2게이트수단(53) 및 (54)으로부터의 신호를 입력하여 상기 기준주파수 하강단에서 상기 일 표본화 클럭만을 상기 제2신호로 만드는 제1지연수단 (56)과, 상기 제3게이트수단 (52)으로 부터의 신호와 상기 제1지연수단(56)으로 부터의 신호를 입력하여 동기시 상기 제1신호를 유지하고 비동기시 상기 기준주파수의 하강단에서 상기 제2신호일때 상기 루우프회로(4)를 리세트시키는 제4게이트수단(56),(57)및 (58)을 포함하는 리세트 발생기(5)를 더 포함하는 위상동기 루우프 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017148A 1990-10-25 1990-10-25 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로 KR930011482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900017148A KR930011482B1 (ko) 1990-10-25 1990-10-25 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017148A KR930011482B1 (ko) 1990-10-25 1990-10-25 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로

Publications (2)

Publication Number Publication Date
KR920009089A true KR920009089A (ko) 1992-05-28
KR930011482B1 KR930011482B1 (ko) 1993-12-08

Family

ID=19305178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017148A KR930011482B1 (ko) 1990-10-25 1990-10-25 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로

Country Status (1)

Country Link
KR (1) KR930011482B1 (ko)

Also Published As

Publication number Publication date
KR930011482B1 (ko) 1993-12-08

Similar Documents

Publication Publication Date Title
JP2777929B2 (ja) 非同期信号抽出回路
KR890004576A (ko) 클럭신호 발생시스템
KR910017776A (ko) 위상동기회로
JPS6010458B2 (ja) フエ−ズ・ロツクド・ル−プ回路
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
KR930007272A (ko) 클로우즈드 캡션 방송 수신 장치
KR880014813A (ko) Pll 영상 검파회로
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
GB2289384A (en) Phase locked loop error suppression circuit and method
KR890006059A (ko) 텔레비젼 수상기
KR920009089A (ko) 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
KR970013764A (ko) 위상 동기회로
KR920001314A (ko) 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치
KR910011006A (ko) 디지탈 동기화 장치
KR890009201A (ko) 반송색신호의 주파수저역 변환장치
KR950007297A (ko) 위상 동기 루프 및 동작 방법
KR880013402A (ko) 화상 표시장치
KR920009088A (ko) 디지틀 비디오 광 전송장치에서의 동기제어회로
JP2573727B2 (ja) ビデオ信号用ｐｌｌ回路
KR900019369A (ko) 디지탈 영상처리 장치의 클럭 발생 회로
KR950002063Y1 (ko) 광역 데이타 클럭 동기회로
KR950001186Y1 (ko) 시간축 보정 안정화회로
KR960006486A (ko) 클럭발생기
JPH0575590A (ja) 同期クロツク生成回路
KR970016591A (ko) 위상동기루프(pll) 회로의 동기유지범위 측정장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee