KR920008613A - 마이크로콤퓨터시스템의 키스캔회로 및 그 방법 - Google Patents

마이크로콤퓨터시스템의 키스캔회로 및 그 방법 Download PDF

Info

Publication number
KR920008613A
KR920008613A KR1019900017286A KR900017286A KR920008613A KR 920008613 A KR920008613 A KR 920008613A KR 1019900017286 A KR1019900017286 A KR 1019900017286A KR 900017286 A KR900017286 A KR 900017286A KR 920008613 A KR920008613 A KR 920008613A
Authority
KR
South Korea
Prior art keywords
value
port
bit
memory
key
Prior art date
Application number
KR1019900017286A
Other languages
English (en)
Other versions
KR930005841B1 (ko
Inventor
권순돈
김현수
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900017286A priority Critical patent/KR930005841B1/ko
Priority to US07/766,777 priority patent/US5264845A/en
Priority to JP3273930A priority patent/JP2567167B2/ja
Priority to GB9122714A priority patent/GB2249205B/en
Priority to DE4135278A priority patent/DE4135278A1/de
Publication of KR920008613A publication Critical patent/KR920008613A/ko
Application granted granted Critical
Publication of KR930005841B1 publication Critical patent/KR930005841B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/003—Phantom keys detection and prevention

Abstract

내용 없음.

Description

마이크로 콤퓨터시스템의 키스캔회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 마이크로콤퓨터의 키스캔회로를 도시한 개략회로도.
제2도는 본 발명에 의한 마이크로콤퓨터의 키스캔회로의 일 실시예를 도시한 개략회로도.
제3도는 제2도에 도시된 마이크로콤퓨터의 키스캔방법을 도시한 플로우챠트도.
제4도는 제2도에 도시한 방향설정레지스터의 RSL 수행을 나타내는 개략도.
제5a 및 b도는 본 발명에 의한 마이크로콤퓨터시스템의 키스캔회로에 적용되는 쌍방향포트의 타실시예들을 도시한 개략회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이크로콤퓨터 20 : 키패드
30 : 풀업레지스터 40 : 열스캔라인
50 : 행스캔라인 60 : 앤드게이트
DDRB : 방향설정레지스터 MA,MB : 제1 및 제2메모리
PA,PB : 제1 및 제2포트

Claims (9)

  1. m×n키매트릭스회로를 갖는 키패드와 상기 키패드로부터의 키잉동작을 인식하는 마이크로콤퓨터로 구성된 마이크로콤퓨터시스템의 키스캔회로에 있어서, 상기 마이크로콤퓨터내에 상기 키패드로부터의 m개의 행신호를 행스캔라인을 통해 직접 받아들이는 입력전용 제1포트와 ; 상기 제1포트에 입력되는 m개의 행신호의 논리값과 그때까지 제1메모리에 저장된 논리값과의 논리곱된 값을 저장하는 제1메모리와 ; 상기 마이크로콤퓨터내에 상기 키패드로부터의 n개의 열신호를 열스캔라인을 통해 직접 받아들이는 입출력겸용의 쌍방향 제2포트와 ; 상기 제2포트의 n개의 각 비트가 입력용인지 출력용인지를 셋팅해주는 방향설정레지스터와 ; 상기 제2포트에 입력된 n개의 열신호의 논리값과 상기 방향설정레지스터의 각 비트에 셋팅된 논리값들의 논리합된 값을 저장하는 제2메모리; 및 상기 m×n키매트릭스회로에 기준논리신호값을 공급하는 풀업레지스터부를 포함하는 것을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  2. 제1항에 있어서, 상기 키패드내의 키매트릭스회로는 각행의 첫번째 열의 키값이 2의 승수로 증가하는 관계를 갖는 것을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  3. 제1항에 있어서, 상기 m×n키매트릭스회로는 4×4키매트릭스회로로 구성함을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  4. 제1항에 있어서, 상기 키매트릭스회로의 출력단에 앤드게이트를 추가로 포함함을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  5. 제1항에 있어서, 상기 제2포트는 오픈컬렉터타입의 바이폴라 트랜지스터로 구성됨을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  6. 제1항에 있어서, 상기 제2포트는 오픈드레인타입의 MOS트랜지스터로 구성됨을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  7. m×n 키매트릭스회로를 갖는 키패드와, m×n의 행신호를 처리하기 위한 단방향 제1포트 및 쌍방향 제2포트와, 상기 제1 및 제2포트에 대응하여 존리값을 저장하는 n비트 제1메모리 및 m비트 제2메모리와, 상기 쌍방향 제2포트에 대응하여, 그 포트의 각 비트에 입출력용도를 지정해주는 방향설정레지스터를 포함하는 마이크로콤퓨터시스템의 키스캔방법에 있어서, 상기 제1 및 제2포트, 상기 제1및 제2메모리와, 상기 방향설정레지스터에 소정의 논리값을 설정함으로써 상기 마이크로콤퓨터시스템을 초기화하는 과정과 ; 상기 m×n키매트릭스회로를 갖는 키패드의 어느 키가 눌러졌을때 상기 방향설정레지스터의 각 비트별로 스캔하는 과정과 ; 상기 제1포트에 입력된 현재 값이 상기 초기화 단계에서 설정된 소정의 논리값(풀업저항값)과 동일한지를 판단하여, 동일한 경우에는 캐리비트를 클리어하고 제1포트 비트값을 좌측으로 1비트만큼 시프트시키며, 동일하지 않을 경우에는 n비트 제1메모리의 현재 논리값과 제1포트의 현재 논리값을 논리곱하여 그 값을 제1메모리에 저장하고, m비트 제2메모리의 현재 논리값과 방향설정레지스터의 현재 논리값을 논리합하여 그 값을 제2메모리에 저장한 다음, 캐리비트를 클리어하고 상기 방향설정레지스터의 비트값을 1비트만큼 좌측으로 시프트시키는 과정들을 캐리비트가 1이 될때까지 반복하는 과정과 ; 상기 캐리비트가 1이 되면, 제2메모리의 현재 논리값이 상기 초기화단계에서 설정된 소정의 논리값과 동일한지를 판단하여, 동일한 경우에는 작업종료단계를 진행하고, 동일하지 않은 경우에는 제1메모리에 저장되어 있는 현재 논리값들의 0의 갯수가 1보다 큰지 아닌지를 판단하거나 또는 제2메모리에 저장되어 있는 현재 논리값들의 1의 갯수가 1보다 큰지 아닌지를 판단하여 그 갯수가 1보다 크면 복수의 키가 눌려졌음을 체크한 후 에러처리하고 작업종료단계로 진행하며, 그 갯수가 1보다 크지 않으면 소정의 계산식에 의해 확정된 키값을 계산하여 키처리하는 과정을 포함하는 것을 특징으로 하는 마이크로콤퓨터 시스템의 키스캔방법.
  8. 제7항에 있어서, 상기 초기화과정은 상기 제1포트를 입력전용으로 지정하는 과정과 상기 제2포트를 출력전용으로 지정하는 과정을 포함하는 것을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
  9. 제7항에 있어서, 상기 키처리과정에서는 다음의 계산식 :2n+1+m=MV(여기서, n은 제1메모리의 n번째
    비트값이 '0'일때의 n값이고, m은 제2메모리의 m 번째 비트값이 '1'일때의 m값이며, MV는 확정된 키값을 나타
    낸다)에 따라서 키값을 산출하는 단계를 포함함을 특징으로 하는 마이크로콤퓨터시스템의 키스캔회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017286A 1990-10-27 1990-10-27 마이크로_콤퓨터시스템의 키스캔회로 및 그 방법 KR930005841B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019900017286A KR930005841B1 (ko) 1990-10-27 1990-10-27 마이크로_콤퓨터시스템의 키스캔회로 및 그 방법
US07/766,777 US5264845A (en) 1990-10-27 1991-09-27 Key scan circuit and method in a microcomputer system
JP3273930A JP2567167B2 (ja) 1990-10-27 1991-10-22 マイクロコンピュータシステムのキースキャン回路及びその方法
GB9122714A GB2249205B (en) 1990-10-27 1991-10-25 Key scan circuit and method of operating the same
DE4135278A DE4135278A1 (de) 1990-10-27 1991-10-25 Verfahren und schaltkreis zum abtasten von tasten fuer ein mikrocomputersystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017286A KR930005841B1 (ko) 1990-10-27 1990-10-27 마이크로_콤퓨터시스템의 키스캔회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR920008613A true KR920008613A (ko) 1992-05-28
KR930005841B1 KR930005841B1 (ko) 1993-06-25

Family

ID=19305267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017286A KR930005841B1 (ko) 1990-10-27 1990-10-27 마이크로_콤퓨터시스템의 키스캔회로 및 그 방법

Country Status (5)

Country Link
US (1) US5264845A (ko)
JP (1) JP2567167B2 (ko)
KR (1) KR930005841B1 (ko)
DE (1) DE4135278A1 (ko)
GB (1) GB2249205B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621402A (en) * 1993-07-21 1997-04-15 Advanced Micro Devices, Inc. Keypad scanner
US5486824A (en) * 1994-10-05 1996-01-23 Motorola, Inc. Data processor with a hardware keyscan circuit, hardware keyscan circuit, and method therefor
US5552781A (en) * 1994-10-31 1996-09-03 Ford Motor Company Fault tolerant method of decoding an electronic key system
US5554985A (en) * 1995-06-14 1996-09-10 United Microelectronics Corporation Method for scanning keypad architecutre employing power source and ground of digital electronic devices
US6744386B2 (en) 2000-06-02 2004-06-01 Thomson Licensing, S.A. Prevention of incompatible keyboard selections from being entered during power initialization
KR20030059827A (ko) * 2000-12-04 2003-07-10 노바 케미칼즈 인코포레이팃드 발포성 중합체 조성물의 발포 기포질 입자
US7386882B2 (en) * 2001-06-29 2008-06-10 Hewlett-Packard Development Company, L.P. Key pad decoder
US10037857B2 (en) * 2012-09-19 2018-07-31 Duckychannel International Co, Ltd. Light emitting keyboard
TWI602085B (zh) * 2015-12-14 2017-10-11 聯陽半導體股份有限公司 鍵盤裝置及其按鍵狀態的偵測方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5477534A (en) * 1977-12-02 1979-06-21 Matsushita Electric Ind Co Ltd Digital input circuit
JPS6132127A (ja) * 1984-07-24 1986-02-14 Alps Electric Co Ltd キーボードのキーコード出力装置
US4833672A (en) * 1986-03-10 1989-05-23 Amp Incorporated Multiplex system
US4906993A (en) * 1988-04-04 1990-03-06 John Fluke Mfg. Co., Inc. Keyboard scanner apparatus and method
FR2641656B1 (fr) * 1988-12-20 1991-08-02 Bull Sa Procede de brouillage de l'identification d'une touche d'un clavier non code, et circuit pour la mise en oeuvre du procede
US5059974A (en) * 1989-02-02 1991-10-22 Acer Incorporated Method for determining phantom switch condition

Also Published As

Publication number Publication date
GB2249205B (en) 1994-07-27
GB2249205A (en) 1992-04-29
GB9122714D0 (en) 1991-12-11
JPH04299722A (ja) 1992-10-22
JP2567167B2 (ja) 1996-12-25
DE4135278A1 (de) 1992-04-30
US5264845A (en) 1993-11-23
DE4135278C2 (ko) 1992-11-05
KR930005841B1 (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
KR890012323A (ko) 에러정정회로를 갖는 반도체 메모리
US5155698A (en) Barrel shifter circuit having rotation function
US5568073A (en) Data comparing sense amplifier
US4831571A (en) Barrel shifter for rotating data with or without carry
US3274566A (en) Storage circuit
KR920022095A (ko) 연산 장치 및 이것을 사용한 비트 필드 조작 연산 방법
KR920008613A (ko) 마이크로콤퓨터시스템의 키스캔회로 및 그 방법
US20190221251A1 (en) Memory device and data refreshing method thereof
US6073228A (en) Modulo address generator for generating an updated address
US5020013A (en) Bidirectional variable bit shifter
US20020105821A1 (en) Relational content addressable memory
US4901269A (en) Multiple-stage carry-select adder having unique construction for initial adder cells
US6388909B2 (en) Associative memory for accomplishing longest coincidence data detection by two comparing operations
KR0161868B1 (ko) 메모리 주소제어회로
US6341327B1 (en) Content addressable memory addressable by redundant form input
US6577520B1 (en) Content addressable memory with programmable priority weighting and low cost match detection
US4507749A (en) Two's complement multiplier circuit
EP0843253B1 (en) A method for reducing the number of bits needed for the representation of constant values in a data processing device
US4885544A (en) Determination circuit for data coincidence
US6362991B1 (en) Miss detector
US5875147A (en) Address alignment system for semiconductor memory device
EP0517260A1 (en) Semiconductor memory circuit having bit clear and/or register initialize function
US5771268A (en) High speed rotator with array method
US5491803A (en) Response resolver for associative memories and parallel processors
US5977864A (en) High speed comparator with bit-wise masking

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee