KR920008528Y1 - Circuit for eliminating the remaining image after switching off in tv - Google Patents

Circuit for eliminating the remaining image after switching off in tv Download PDF

Info

Publication number
KR920008528Y1
KR920008528Y1 KR2019900015578U KR900015578U KR920008528Y1 KR 920008528 Y1 KR920008528 Y1 KR 920008528Y1 KR 2019900015578 U KR2019900015578 U KR 2019900015578U KR 900015578 U KR900015578 U KR 900015578U KR 920008528 Y1 KR920008528 Y1 KR 920008528Y1
Authority
KR
South Korea
Prior art keywords
output
power
transistor
microcomputer
terminal
Prior art date
Application number
KR2019900015578U
Other languages
Korean (ko)
Other versions
KR920008620U (en
Inventor
백동철
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900015578U priority Critical patent/KR920008528Y1/en
Publication of KR920008620U publication Critical patent/KR920008620U/en
Application granted granted Critical
Publication of KR920008528Y1 publication Critical patent/KR920008528Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.No content.

Description

TV "오프"시 화상 잔광 제거회로Afterglow elimination circuit for TV "off"

제1도는 종래 TV 파우어 제어회로도.1 is a conventional TV power control circuit diagram.

제2도는 본 고안의 실시 회로도.2 is an implementation circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

5 : 마이콤 10 : 동기 분리부5: micom 10: synchronous separation unit

15 : 저역통과 필터 Q1,Q2 : 트랜지스터15: low pass filter Q1, Q2: transistor

I1: 인버터 OR1 : 오아케이트I 1 : Inverter OR1: Ocate

본 고안은 TV나 모니터등의 파우러를 "오프"시킬 경우 화면에 나타나는 화상 잔광을 없애 주도록 하는 TV "오프"시 화상 잔광 제거회로에 관한 것이다.The present invention relates to an image afterglow elimination circuit when the TV is "off" to eliminate the image afterglow appearing on the screen when the power of the TV or monitor, such as "off".

종래의 TV 에 파우어가 투입될 경우 제1도에서와 같이 마이콤(5)의 파우어 단자(P/W)로 하이레벨을 출력시켜 스탠바이 전원(STB+)이 공급되는 트랜지스터(Q1)를 "턴온"시킴으로써 릴레이(RY)를 "온"시켜 TV세트에 전원을 공급해 주었으며 TV파우어 "오프"시에는 마이콤(5)의 파우어 단자(P/W)로 로우레벨을 출력시켜 트랜지스터(Q1)를 "턴오프"시킴으로써 릴레이(RY)를 "오프"시켜 AC 전원 투입을 차단해 주는 것이었다.When the power is input to the conventional TV, as shown in FIG. 1, the transistor Q 1 to which the standby power supply STB + is supplied is output by outputting a high level to the power terminal P / W of the microcomputer 5. By supplying power to the TV set by "turning" the relay RY on, the transistor Q 1 is output by outputting a low level to the power terminal P / W of the microcomputer 5 when the TV power is "off". By turning off, the relay RY was turned off to cut off the AC power supply.

그러나 TV 파우어를 "오프"시키는 시점이 수평주사기간중일 경우에는 화면에 화상에 화상 잔광이 나타나게 된다.However, when the point of turning off the TV power is during the horizontal scanning period, the image afterglow appears on the screen.

이러한 화상 잔광 현상을 시청자에게 좋지 않은 영향을 주게 되므로 파우어 "오프"시 화상잔광을 없애 줄 필요가 있는 것이었다.Since this image afterglow adversely affects the viewer, it was necessary to eliminate the image afterglow when the powder was “off”.

본 고안은 상기와 같은 점을 감안하여 파우어 "오프"시 나타나는 화상잔광을 없애 주도록 한 것으로써 이를 달성하기 위하여 수직 귀선 기간에만 파우어가 "오프"되도록 하였다.In view of the above, the present invention is to eliminate the image afterglow that appears when the powder is "off", so that the powder is "off" only in the vertical return period to achieve this.

즉 본 고안은 TV 파우어가 수직 귀선기간에만 "오프"되도록 하여 파우어 "오프"시 화상 잔광이 나타나지 않도록 하였다.That is, the present invention allows the TV powder to be "off" only during the vertical return period so that no image afterglow appears when the powder is "off".

이와 같은 목적의 본 고안을 제2도의 실시 회로도에 의거 상세히 설명한다.The present invention for this purpose will be described in detail with reference to the implementation circuit diagram of FIG.

마이콤(5)의 파우어 단자(P/W)출력으로 릴레이(RY)구동용 트랜지스터(Q1)를 제어하여 TV 파우어를 온/오프시키는 전원 회로에 있어서, 비데오 신호를 증폭시키는 버퍼용 트랜지스터(Q1)와, 상기 트랜지스터(Q2)에서 출력된 비데오 신호중의 수직 및 수평 동기 신호를 분리하는 동기분리부(10)와, 상기 동기분리부 출력신호 중의 수직동기 신호를 검출하는 저역통과 필터(15)와, 상기 저역 통과 필터(15)의 출력신호 레벨을 반전시키는 인버터(I1)와 상기 인버터(I1) 및 마이콤(5)의 파우어 단자(P/W)출력을 논리합하여 상기 트랜지스터(Q1)의 베이스에 인가시키는 오아케이트(OR1)로 구성된다.In the power supply circuit which controls the relay (RY) driving transistor (Q 1 ) with the power terminal (P / W) output of the microcomputer 5 to turn on / off the TV power, a buffer transistor (Q) for amplifying a video signal. 1 ), a sync separator 10 for separating vertical and horizontal sync signals among video signals output from the transistor Q 2 , and a low pass filter 15 for detecting vertical sync signals in the output signal of the sync separator. ) And the inverter Q 1 that inverts the output signal level of the low pass filter 15 and the output of the power terminal P / W of the inverter I 1 and the microcomputer 5 by performing a logical OR. It is composed of an orate (OR 1 ) to be applied to the base of 1 ).

이와 같이 구성된 본 고안은 TV 파우어를 "오프"시킬 경우 수직 귀선 기간일 때에 한하여 파우어가 "오프"되게 하므로써 파우어 "오프"시 발생되는 화상잔광을 없애주는 것이다.The present invention configured as described above eliminates the image afterglow generated when the powder is "off" by making the powder "off" only in the vertical retrace period when the TV power is "off".

즉 TV 파우어를 "온"시키면 마이콤(5)의 파우어 단자(P/W)로 하이레벨을 출력시켜 트랜지스터(Q1)를 "턴온"시키게 되고 트랜지스터(Q1)가 턴온"되면 릴레이(RY)가 "온"되어 AC 전원을 공급하게 되므로써 정상적인 화면 시청이 가능하게 되며 RY 파우어를 "오프"시킬 경우에는 마이콤(5)의 파우어 단자(P/W)출력을 로우레벨로 출력시키면 전원이 차단되는 것으로 이는 통상의 전원 공급회로와 동일하다.That is, if when "on" the TV pawooeo the transistor (Q 1) to output the high level to the pawooeo terminal (P / W) of the microcomputer (5) and thereby "turning on" the transistor (Q 1) is turned "relay (RY) Is turned on to supply AC power and normal viewing of the screen is possible. When RY power is turned off, the output of the power terminal (P / W) of the microcomputer 5 at low level is cut off. This is the same as a normal power supply circuit.

그러나 본 고안은 TV의 파우어를 "온"시키게 되면 복합비데오 신호가 버퍼용 트랜지스터(Q2)를 통하여 출력되게 되고 동기 분리부(10)에서는 상기 복합 비데오 신호증의 수평 및 수직 동기 신호를 분리하게 된다.However, when the power of the TV is turned "on", the composite video signal is output through the buffer transistor Q 2 , and the synchronization separator 10 separates the horizontal and vertical synchronization signals of the composite video signal signal. do.

그리고 동기분리부(10)에서 분리된 동기 신호는 저역 통과 필터(15)에 인가되어 수직 동기 신호만이 빼내어지게 되는 것으로 수직 동기 기간에 저역 통과 필터(15)의 출력은 하이레벨이 되고 수직동기 기간이외에서는 저역 통과 필터(15)의 출력은 로우레벨이 된다.The synchronous signal separated by the synchronous separator 10 is applied to the low pass filter 15 to extract only the vertical synchronous signal. In the vertical synchronous period, the output of the low pass filter 15 becomes high level and the vertical synchronous signal is synchronized. Outside the period, the output of the low pass filter 15 is at a low level.

또한 저역 통과 필터(15)의 출력은 고주파 노이즈 바이패스용 콘덴서(C2)와 전압 분배용 저항(R4)(R5)을 통하여 인버터(I1)에서 반전된 후 오아케이트(OR1)의 입력측에 인가되게 되며 이때 오아게이트(OR1)의 또다른 입력측에는 마이콤(5)의 파우어 단자(P/W)출력이 인가되고 오아게이트(OR1)의 출력은 트랜지스터(Q1)의 베이스에 인가되게 된다.In addition, the output of the low pass filter 15 is inverted in the inverter I 1 through the capacitor for high frequency noise bypass (C 2 ) and the voltage distribution resistor (R 4 ) (R 5 ), and then the ocate (OR 1 ). The output terminal of the micro terminal 5 is applied to the input side of the OA gate OR 1 , and the output of the OA gate OR 1 is applied to the base of the transistor Q 1 . Will be applied to.

이때 오아게이트(OR1)의 일측 입력단에는 저역통과 필터(15)의 출력이 인버터(I1)에서 반전되어 인가되므로 수직동기기간에 로우레벨이 인가되고 그 이외의 기간에는 하이레벨이 인가되게 된다.At this time, since the output of the low pass filter 15 is inverted and applied from the inverter I 1 to one input terminal of the OR gate OR 1 , a low level is applied in the vertical synchronization period, and a high level is applied in other periods. .

또한 오아게이트(OR1)의 또다른 입력단에는 마이콤(5)의 파우어 단자(P/W)출력이 인가되므로 파우어 "온"시 하이레벨이 인가되고 파우어 "오프"시 로우레벨이 인가되게 된다.In addition, since the power terminal P / W output of the microcomputer 5 is applied to another input terminal of the oragate OR 1 , a high level is applied when the power is “on” and a low level is applied when the power is “off”.

따라서 파우어가 "온"되어 있는 상태에서 파우어를 "오프"시킬 경우 마이콤(5)의 파우어 단자(P/W)로 로우레벨을 출력시키게 되면 오아게이트(OR1)의 출력이 로우레벨이 되어야 트랜지스터(Q1)가 "턴오프"되어 AC전원을 차단시키게 된다.Therefore, when the power is turned "off" while the power is "on", when the low level is output to the power terminal (P / W) of the microcomputer 5, the output of the oragate (OR 1 ) must be low level. (Q 1 ) is "turned off" to cut off the AC power.

이때 오아게이트(OR1)의 출력이 로우레벨로 출력되는 경우는 수직동기기간에 마이콤(5)의 파우어 단자(P/W)출력이 로우레벨로 인가될 경우이다.In this case, the output of the OR gate OR 1 is output at the low level when the power terminal P / W output of the microcomputer 5 is applied at the low level during the vertical synchronization period.

따라서 마이콤(5)의 파우어 단자(P/W)출력이 로우레벨이 되어도 인버터(I1)의 출력이 하이레벨이 되면(수직동기 기간이외의 기간)트랜지스터(Q1)는 "턴오프"되지 않고 인버터(I1)의 출력이 로우레벨이 될때(수직동기 기간이때)에 한하여 오아게이트(OR1)의 출력이 로우레벨이 되어 트랜지스터(Q1)를 "턴오프"시키게 되다.Therefore, even when the power terminal P / W output of the microcomputer 5 becomes low level, when the output of the inverter I 1 becomes high level (a period other than the vertical synchronization period), the transistor Q 1 is not " turned off ". However, only when the output of the inverter I 1 becomes low level (in the vertical synchronization period), the output of the oragate OR 1 becomes low level, causing the transistor Q 1 to be " turned off ".

그러므로 TV 파우어를 "오프"시킬때 수직 귀선 기간에만 "오프"되게되므로 화상진상이 나타나지 않게 된다.Therefore, when the TV power is "off", it is "off" only during the vertical retrace period, so that the image image does not appear.

즉 종래에는 마이콤(5)의 파우어 단자(P/W)출력이 로우레벨이 되면 즉시 파우어가 "오프"되어 수평주사기간에서 "오프"되는 경우가 발생되므로 화상잔상이 발생하였으나 본 고안에서는 수직 귀선일 경우에만 "오프"되게 되므로 화상 진상이 나타나지 않게 된다.That is, in the conventional art, when the power terminal (P / W) output of the microcomputer 5 is at a low level, the power is immediately turned "off" and "off" during the horizontal scanning period. Is turned off only in this case, so that the image image does not appear.

이와 같이 본 고안은 TV의 파우어가 수직 귀선 기간중에만 "오프"되게 하여 화상잔상이 나타나지 않게 되므로 시청자에게 화상잔상에 의한 불쾌감을 주지 않아도 되는 효과가 있는 것이다.In this way, the present invention has the effect that the power of the TV is "off" only during the vertical retrace period, so that afterimages do not appear, so that the viewer does not have the discomfort caused by the afterimages.

Claims (1)

마이콤(5)의 파우어 단자(P/W)출력으로 구동되는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 구동시 동작되어 AC 전원을 투입하는 릴레이(RY)로 구성된 TV의 전원 회로에 있어서, 복합 비데오 신호중의 동기 신호를 분리하는 동기분리부(10)와, 상기 동기분리부(10)의 출력동기신호중 수직 동기 신호만을 검출하는 저역통과 필터(15)와, 상기 저역 통과 필터(15)의 출력과 상기 마이콤(5)의 파우어 단자(P/W)출력을 논리합하여 상기 트랜지스터(Q1)의 베이스에 인가시키는 오아게이트(OR1)로 구성된 TV "오프"시 화상 잔광제거회로.To a power supply circuit of a TV comprising a transistor Q 1 driven by the power terminal P / W output of the microcomputer 5 and a relay RY operated when the transistor Q 1 is driven to supply AC power. A low pass filter 15 for detecting only a vertical synchronizing signal among the output synchronizing signals of the synchronizing separator 10, and a low pass filter 15 for separating the synchronizing signals in the composite video signal. ) output and the pawooeo terminal of the microcomputer (5) (P / W) Iowa gate to logical sum output to be applied to the base of the transistor (Q 1) (OR 1) when TV "off" consisting of a picture afterglow removal circuit.
KR2019900015578U 1990-10-10 1990-10-10 Circuit for eliminating the remaining image after switching off in tv KR920008528Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900015578U KR920008528Y1 (en) 1990-10-10 1990-10-10 Circuit for eliminating the remaining image after switching off in tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900015578U KR920008528Y1 (en) 1990-10-10 1990-10-10 Circuit for eliminating the remaining image after switching off in tv

Publications (2)

Publication Number Publication Date
KR920008620U KR920008620U (en) 1992-05-20
KR920008528Y1 true KR920008528Y1 (en) 1992-11-30

Family

ID=19304197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900015578U KR920008528Y1 (en) 1990-10-10 1990-10-10 Circuit for eliminating the remaining image after switching off in tv

Country Status (1)

Country Link
KR (1) KR920008528Y1 (en)

Also Published As

Publication number Publication date
KR920008620U (en) 1992-05-20

Similar Documents

Publication Publication Date Title
KR960011562B1 (en) Auto sync. polarity control circuit
KR920008528Y1 (en) Circuit for eliminating the remaining image after switching off in tv
KR0133458B1 (en) Method & circuit for automatic revision verticality size
JPS63276984A (en) Character display circuit for character generator of television receiver
KR890004764Y1 (en) Video switching circuit
KR0162305B1 (en) Noise bar removing circuit
KR900001642B1 (en) Teletext synchronizing signal and television synchonizing signal matching method
KR870003380Y1 (en) Video signal muting circuit
KR920008907B1 (en) Picture size control circuit
EP0367316B1 (en) Picture signal processing circuit for improving high-frequency picture resolution upon picture signal display
KR930008447Y1 (en) Color sub-carrier signal synchronization circuit for sub-picture of tv
JPH03177168A (en) Clamp circuit
KR970004922Y1 (en) Gate pulse self-control circuit for secam signal
KR0127171Y1 (en) Image clamp circuit of a monitor
KR100870625B1 (en) Television monitor display
KR900010357Y1 (en) Automatic screen converting circuit
KR870002271Y1 (en) Horizontal pulse frequency stabilization circuit of television
KR910006311Y1 (en) Bar noise removing circuit
KR900009253Y1 (en) Composition sycn, signals circuit of teletext
KR19980019007U (en) Automatic display mode switcher for wide TVs
KR950007469A (en) Image stabilization device
KR950030611A (en) Television with subconscious effects
KR930015726A (en) Subtitle still control system and control method
JPS6187475A (en) Horizontal synchronizing circuit
KR960030664A (en) No signal screen processing unit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981029

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee