KR920008043B1 - Pulse period and shift sensing circuit - Google Patents

Pulse period and shift sensing circuit Download PDF

Info

Publication number
KR920008043B1
KR920008043B1 KR1019890018402A KR890018402A KR920008043B1 KR 920008043 B1 KR920008043 B1 KR 920008043B1 KR 1019890018402 A KR1019890018402 A KR 1019890018402A KR 890018402 A KR890018402 A KR 890018402A KR 920008043 B1 KR920008043 B1 KR 920008043B1
Authority
KR
South Korea
Prior art keywords
pulse
monitored
period
output
input
Prior art date
Application number
KR1019890018402A
Other languages
Korean (ko)
Other versions
KR910013707A (en
Inventor
이경철
이범철
박권철
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019890018402A priority Critical patent/KR920008043B1/en
Publication of KR910013707A publication Critical patent/KR910013707A/en
Application granted granted Critical
Publication of KR920008043B1 publication Critical patent/KR920008043B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Manipulation Of Pulses (AREA)
  • Telephonic Communication Services (AREA)

Abstract

A circuit for monitoring a transition of pulse to be monitored on the transmission path has two monostable multi-vibrators. A first multi-vibrator (U1a) is connected to an input line to extend the first pulse width of the pulse to be monitored, as a pulse width less than the pulse width to be monitored. A second multi-vibrator (U1b) is connected to the first multi-vibrator (U1a) to perform the same function as the first (U1a). Each of the first and second (U1a)(U1b) has a resistor (RX1)(RX2) and a capacitor (CX1)(CX2). The circuit is used as a clock pulse period monitoring device or a data transmission device of async. system.

Description

펄스주기 및 천이 감시회로Pulse period and transition monitoring circuit

제1도는 본 발명에 의한 구성 회로도.1 is a configuration circuit diagram according to the present invention.

제2도는 제1도의 회로 각부에 대한 타이밍도.2 is a timing diagram for each circuit part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

U1a, U1b : 단안정 멀티 바이브레이터 RX1, RX2 : 저항U1a, U1b: monostable multivibrator RX1, RX2: resistor

CX1, CX2 : 콘덴서CX1, CX2: Capacitor

본 발명은 단안정 멀티 바이브레이터 2개를 사용하여 전송로상에서 감시될 펄스의 천이를 멀티 바이브레이터의 RC 시정수 값에 의존하는 일정한 시간 간격동안 연장하여 펄스의 주기 및 천이를 감시하기 위한 회로에 관한 것이다.The present invention relates to a circuit for monitoring the period and transition of a pulse by extending the transition of a pulse to be monitored on a transmission path using two monostable multivibrators for a predetermined time interval depending on the RC time constant value of the multivibrator. .

디지틀 스위칭 시스템에 많이 사용되는 종래의 펄스 천이 감시회로는 감시할 펄스의 천이가 기준펄스의 주기내에서 최소한 한개 이상의 천이가 발생하는 것을 감지하기 위해서는 감시할 펄스의 주파수가 기준펄스의 주파수보다 2배이상 되어야 하므로 이를 구성하기 위해 복잡한 논리회로가 필요하게 되며, 단안정 멀티바이브레이터 1개와 다른 논리소자로 구성되어 있는 종래의 감시회로는 입력펄스의 천이만을 감시하기 때문에 선택된 RC 시정수 값에 의한 시간 간격보다 입력펄스의 주기가 매우 길거나 짧으면 이를 감시하지 못하고 온도등의 환경적인 요인에 민감한 저항과 콘덴서의 영향으로 입력펄스의 천이를 세밀하게 감시할 수 없었던 단점이 있다.Conventional pulse transition monitoring circuits, which are frequently used in digital switching systems, require that the frequency of the pulse to be monitored is twice the frequency of the reference pulse to detect that at least one transition occurs within the period of the reference pulse. Since it must be abnormal, a complicated logic circuit is needed to construct this. Since the conventional supervisory circuit composed of one monostable multivibrator and other logic elements monitors only the transition of the input pulse, the time interval by the selected RC time constant value If the input pulse period is very long or short, it cannot be monitored and the transition of the input pulse could not be monitored in detail due to the influence of resistors and capacitors sensitive to environmental factors such as temperature.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 최근 소자기술의 발달로 온도등의 환경적인 요소에 영향을 거의 받지 않는 저항과 콘덴서를 사용하고 2개의 단안정 멀티 바이브레이터가 하나의 칩으로 구성되어 있는 소자를 사용하여 입력펄스의 주기 및 천이를 감시하기 위해서 감시회로를 간단하게 구성하고 구성된 감시회로의 출력펄스 폭이 RC 시정수 값에 의존하는 100% 충격 계수를 가지므로 감시될 펄스의 주기가 매우 길거나 짧아도 감시하기가 용이하게되어 고도의 클럭펄스주기 감시장치, 비동기 시스템에서의 데이터 전송장치등에 널리 사용하고 있는데 본 발명의 목적이 있다.The present invention has been made to solve the above problems, the recent development of device technology uses a resistor and a capacitor which is hardly influenced by environmental factors such as temperature, and two monostable multivibrators in one chip In order to monitor the period and transition of the input pulse using the configured device, the monitoring circuit is simply configured and the output pulse width of the configured monitoring circuit has a 100% impact coefficient depending on the RC time constant value. It is easy to monitor even if the period is very long or short, so it is widely used in high clock pulse period monitoring device, data transmission device in asynchronous system, etc. It is an object of the present invention.

따라서 상기와 같이 목적을 달성하기 위해 본 발명은 감시될 펄스를 입력하기 위한 입력라인, 상기 입력라인에 연결되어 상기 감시될 펄스의 주기보다 작은 펄스폭으로 상기 감시될 펄스의 첫번째 펄스폭을 연장시키기 위한 제1멀티 바이브레이터, 상기 제1멀티 바이브레이터의 출력에 연결되어 동일한 기능을 수행하는 제2멀티 바이브레이터, 및 상기 제2멀티 바이브레이터, 및 상기 제2멀티 바이브레이터에 연결된 출력라인으로 구성되어 있다.Accordingly, in order to achieve the object as described above, the present invention provides an input line for inputting a pulse to be monitored, which is connected to the input line to extend the first pulse width of the pulse to be monitored with a pulse width smaller than the period of the pulse to be monitored. The first multi-vibrator for the second multi-vibrator connected to the output of the first multi-vibrator to perform the same function, and the second multi-vibrator, and the output line connected to the second multi-vibrator.

이하 첨부한 도면을 참조하여 본 발명의 일실시예를 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

제1도는 본 발명에 의한 구성회로도이고, 제2도는 제1도의 회로 각부에 대한 타이밍도로 U1a는 제1단안정 멀티 바이브레이터, U1b는 제2단안정 멀티 바이브레이터, RX1, RX2는 저항 및 CX1, CX2는 콘덴서를 각각 나타낸다.1 is a configuration circuit diagram according to the present invention, and FIG. 2 is a timing diagram for the respective circuit parts of FIG. Denotes a capacitor, respectively.

본 발명은 입력펄스(감시될 펄스)의 주기를 TM이라 하고, 1/2TM<TM<3/2TM이 되도록 연장하는 제1단안정 멀티 바이브레이터(U1a)회로와 상기 회로의 출력에 입력단을 연결한 제2단안정 멀티 바이브레이터(U1b) 및 RC 시정수 결정 RC 회로로 구성되어 있다. 제1, 제2단안정 멀티 바이브레이터(U1a,U1b)의 외부제어조건(B1,B2,와 CLR1,CLR2)을 개방하여 놓고 만일 제1단안정 멀티 바이브레이터(U1a)의 입력펄스가 로직 레벨 로우(0)에서 하이(1)로 천이하면 제1단안정 멀티 바이브레이터(U1a)의 출력(Q1)은 제1단안정 멀티 바이브레이터(U1a)의 RC 시정수 값에 의하여 시간간격 Tw1만큼 연장된 펄스가 된다. 또한 제1단안정 멀티 바이브레이터(U1a)의 출력(Q1)이 제2단안정 멀티 바이브레이터(U1b)의 입력에 인가되면 제1단안정 멀티 바이브레이터(U1a)의 출력(Q1)의 0에서 1로 천이할때 제2단안정 멀티 바이브레이터(U1b)의 RC 시정수에 의한 시간간격 Tw2의 연장된 펄스가 출력단(Q2)으로 출력되어 입력펄스의 주기와 천이를 용이하게 감시할 수 있다.In the present invention, a period of an input pulse (a pulse to be monitored) is TM, and a first stage stable multivibrator U1a circuit extending such that 1 / 2TM <TM <3 / 2TM is connected to an output terminal of the circuit. It consists of the 2nd single-stable multivibrator U1b and RC time constant determination RC circuit. If the external control conditions B1, B2 and CLR1, CLR2 of the first and second single-stable multivibrators U1a and U1b are opened, the input pulse of the first single-stable multivibrator U1a is set to logic level low ( When the transition from 0) to high (1), the output Q1 of the first single-stable multivibrator U1a becomes a pulse extended by the time interval Tw1 by the RC time constant value of the first single-stable multivibrator U1a. . In addition, when the output Q1 of the first single-stable multivibrator U1a is applied to the input of the second single-stable multivibrator U1b, it transitions from 0 to 1 of the output Q1 of the first single-stable multivibrator U1a. At this time, the extended pulse of the time interval Tw2 by the RC time constant of the second single-stable multivibrator U1b is output to the output terminal Q2, so that the period and transition of the input pulse can be easily monitored.

여기서 검출되는 펄스의 폭은 다음식으로 계산할 수 있다.The width of the pulse detected here can be calculated by the following equation.

Tw=0.28 Rx Cx(1.0+0.7/Rx)Tw = 0.28 Rx Cx (1.0 + 0.7 / Rx)

여기서 Tw는 펄스폭(ns), Rx는 Kohm, Cx는 PF 단위이다. 또는Where Tw is the pulse width (ns), Rx is the Kohm, and Cx is the PF unit. or

Tw=0.45RxCxTw = 0.45RxCx

여기서 Tw는 펄스폭(S), Rx는 ohm, Cx는 F 단위이다.Where Tw is pulse width (S), Rx is ohms, and Cx is F units.

이하 제1도 및 제2도를 이용하여 펄스 주기 및 천이 감시회로의 동작을 설명한다. 감시될 입력펄스의 주기를 TM, 감시될 입력펄스가 0에서 1로 천이할 때 U1a의 Rx1Cx1 시정수 값에 의해 입력펄스의 천이가 연장되는 주기를 TW1, U1b의 Rx2Cx2 시정수 값에 의해 연장된 주기를 TW2라 하면, 제2a도에서 감시될 입력펄스의 주기가 TM이고, 감시될 입력펄스가 0에서 1로 천이할 때 Rx1Cx2의 시정수 값에 의해 U1a의 출력 Q1이 1인 부분은 (1/2)TM보다 길고 (3/2)TM보다 짧은 주기를 가지는 주기가 TW1인 1을 출력하고, Rx2Cx2의 시정수 값에 의해 U1b의 출력 Q2는 주기가 TW2인 1인 출력을 발생하게 되므로 감시될 펄스가 주기적으로 입력되면 U1b의 정출력 Q2는 항상 1이 된다. 따라서 제1도의 U1b의 부출력 /Q2를 차동 송신기, LED(Light Emitting Diode) 및 저항으로 구성된 모니터회로에 연결하면 LED에서 발광되지 않음으로 입력펄스의 주기 및 천이가 정상적으로 펄스 천이 및 주기 감시회로에 입력되는 것을 육안으로 식별할 수 있다.Hereinafter, the operation of the pulse period and the transition monitoring circuit will be described with reference to FIGS. 1 and 2. Transmit the period of the input pulse to be monitored TM and the period of transition of the input pulse by the Rx1Cx1 time constant value of U1a when the input pulse to be monitored transitions from 0 to 1 is extended by the Rx2Cx2 time constant value of TW1 and U1b If the period is TW2, the period of the input pulse to be monitored in Figure 2a is TM, and when the input pulse to be monitored transitions from 0 to 1, the portion of the output Q1 of U1a is 1 by the time constant value of Rx1Cx2 (1). As the period longer than / 2) TM and the period shorter than (3/2) TM is 1, TW1 is output, and the output Q2 of U1b is output 1 with period TW2 by the time constant value of Rx2Cx2. When the pulse to be input is input periodically, the constant output Q2 of U1b is always 1. Therefore, when the negative output / Q2 of U1b of FIG. 1 is connected to the monitor circuit composed of the differential transmitter, LED (Light Emitting Diode) and resistor, the LED does not emit light, so the period and transition of the input pulse is normally applied to the pulse transition and periodic monitoring circuit. The input can be visually identified.

제2b도에서, 감시될 입력펄스의 한 주기가 빠지게 되어 입력펄스의 주기가 길어지게 되면 주기가 길어진 입력펄스 부분에서는 천이가 발생하지 않으므로 이 부분에서는 TW1이 U1a의 출력 Q1에 출력되지 않아 0상태가 출력되고 정상적인 입력펄스 부분에서는 TW1이 U1a의 출력 Q1이 1상태가 되어 출력된다.In FIG. 2B, when one cycle of the input pulse to be monitored is lost and the cycle of the input pulse becomes longer, transition does not occur in the portion of the input pulse with a longer period, so in this portion, TW1 is not output to the output Q1 of U1a and is in a zero state. In the normal input pulse part, TW1 is outputted with the output Q1 of U1a being 1 state.

이때, U1b의 출력 Q2 역시 TW1이 U1a의 출력 Q1에 나타나지 않은 부분에는 0이 출력되고 정상적인 입력펄스 부분에서는 U1b의 출력인 Q2의 출력이 1이 되어 출력하게 된다. 따라서 제1도의 U1b의 부출력 /Q2를 모니터회로에 연결하면 LED에서는 U1b의 출력 Q2가 0인 곳에서 LED가 발광하게 되어 감시될 입력펄스의 주기가 긴 경우일때 감시될 입력펄스가 비정상적으로 펄스 주기 및 천이 감시회로로 입력되는 것을 육안으로 식별할 수 있다.At this time, output Q2 of U1b also outputs 0 at the portion where TW1 does not appear at output Q1 of U1a, and outputs Q1, which is the output of U1b, at 1 in the normal input pulse portion. Therefore, if the negative output / Q2 of U1b of Figure 1 is connected to the monitor circuit, the LED will emit light when the output Q2 of U1b is 0, and the input pulse to be monitored is abnormally pulsed when the period of the input pulse to be monitored is long. The input to the cycle and transition monitoring circuit can be visually identified.

제2c도에서, 감시될 입력펄스의 주기보다 짧은 주기의 펄스가 입력되면 U1a의 출력 Q1은 감시될 입력펄스의 주기보다 짧은 주기의 펄스가 입력되는 부분에서 천이가 자주 발생하게 되므로 0상태가 출력되지 않고 정상적인 입력펄스 부분에서만 0상태가 출력된다. 따라서 U1b의 출력 Q2는 U1a의 출력 Q1이 천이가 발생하지 않는 부분(Q2의 첫번째 TW2 이후)에서 0상태가 되어 출력되고, 주기 TM을 갖는 정상적인 입력펄스 부분과 U1a의 출력 Q1에서는 항상 1이 된다. 따라서 U1b의 부출력 /Q2를 모니터회로에 연결하면 LED는 U1의 정출력 Q2가 0인 부분에서 발광하게 되므로 감시될 입력펄스의 주기가 빠르게 되어 비정상적으로 펄스 주기 및 천이 감시회로에 입력되는 것을 육안으로 식별할 수 있다.In FIG. 2C, when a pulse of a period shorter than the period of the input pulse to be monitored is input, the output Q1 of U1a frequently causes a transition in a portion where a pulse of a period shorter than the period of the input pulse to be monitored is inputted, so that the state 0 is output. 0 status is output only at the normal input pulse. Therefore, output Q2 of U1b is outputted at the state where output Q1 of U1a does not occur transition (after the first TW2 of Q2) and is always 0, and is always 1 at the normal input pulse part having period TM and output Q1 of U1a. . Therefore, when U1b's negative output / Q2 is connected to the monitor circuit, the LED will emit light at the part where U1's constant output Q2 is 0, so the period of the input pulse to be monitored becomes faster and it is abnormally input to the pulse period and the transition monitoring circuit. Can be identified.

결론적으로 모니터회로의 LED가 발광하지 않는 상태를 감시될 입력펄스가 정상적으로 펄스 주기 및 천이 감시회로에 입력되는 상태라고 가정하고, LED가 발광하는 상태를 감시될 입력펄스가 비정상적으로 펄스 주기 및 천이 감시회로에 입력되는 상태라고 가정하면, 제2a도와 같이 감시될 입력펄스가 정상적으로 펄스 주기 및 천이 감시회로에 입력되면 모니터회로의 LED가 발광되지 않으므로 감시될 입력펄스가 정상임을 알 수 있고, 제2b도, c도에서와 같이 감시될 입력펄스의 주기가 TW1보다 길거나 짧으면 U1a의 출력 Q1은 0과 1의 상태가 번갈아 검출하게 되므로 모니터 회로의 LED가 감시될 입력펄스의 주기가 TW1보다 길거나 짧은 부분에서는 온(on)되어 발광하게 되고 입력펄스의 주기가 TM인 곳(감시될 입력펄스가 정상적으로 입력되는 부분)에서는 LED가 오프(off)되어 발광하지 않으므로 감시될 입력펄스가 비정상적으로 펄스 주기 및 천이 감시회로에 입력되는 것을 육안으로 용이하게 식별할 수 있다.In conclusion, it is assumed that the input pulse to be monitored for the status of the LED of the monitor circuit is normally input to the pulse period and the transition monitoring circuit, and the input pulse to be monitored for the LED to emit light abnormally monitors the pulse cycle and transition. If it is assumed that the state is input to the circuit, as shown in Figure 2a when the input pulse to be monitored is normally input to the pulse period and the transition monitoring circuit, the LED of the monitor circuit does not emit light, it can be seen that the input pulse to be monitored is normal, If the period of the input pulse to be monitored is longer or shorter than TW1, as shown in Figure c, the output Q1 of U1a alternately detects 0 and 1, so when the period of the input pulse to be monitored by the LED of the monitor circuit is longer or shorter than TW1 When the LED is turned on and emits light and the period of the input pulse is TM (the part where the input pulse to be monitored is normally input), the LED The input pulses to be monitored does not emit light is program (off) is to be inflated to the input pulse period and a transition monitoring circuit can be visually easily identified.

상기와 같이 구성된 발명은 다음과 같은 효과가 있다.The invention configured as described above has the following effects.

첫째, 종래의 모노스테이블 멀티 바이브레이터 1재로 구성된 감시회로와 달리 입력펄스의 천이 뿐만 아니고 주기도 감시할 수 있으므로 감시할 펄스의 주기가 매우 길거나 짧아도 감시가 가능하다.First, unlike the conventional monitoring circuit composed of a monostable multivibrator 1, it is possible to monitor not only the transition of the input pulse but also the period, so that the monitoring is possible even if the period of the pulse to be monitored is very long or short.

둘째, 모노스테이블 멀티 바이브레이터 2개가 1개의 칩으로 구성될 수(예를들어 범용 TTL IC인 74 LS123) 있으므로 감시회로의 구성이 매우 간단하고 경제적이다.Second, since two monostable multivibrators can be configured with one chip (for example, 74 LS123, a general purpose TTL IC), the supervisory circuit is very simple and economical.

셋째, 클럭펄스를 외부에서 공급받아 시스팀 클럭펄스로 사용하는 시스팀에서 이 시스팀 클럭펄스를 감시하는데 사용되며, 고도의 클럭펄스 주기감시장치, 비동기 시스템에서의 데이터 전송장치등에 널리 이용가능하다.Third, it is used to monitor the system clock pulse in the system that receives the clock pulse from the outside and use it as the system clock pulse, and it is widely used for the high clock pulse periodic monitoring device and the data transmission device in the asynchronous system.

Claims (4)

감시될 펄스를 입력하기 위한 입력라인, 상기 입력라인에 연결되어 상기 감시될 펄스의 주기보다 작은 펄스폭으로 상기 감시될 펄스의 첫번째 펄스폭을 연장시키기 위한 제1멀티 바이브레이터(U1a), 상기 제1멀티 바이브레이터(U1a)의 출력에 연결되어 동일한 기능을 수행하는 제2멀티 바이브레이터(U1b), 및 상기 제2멀티 바이브레이터(U1b)에 연결된 출력라인으로 구성된 것을 특징으로 하는 펄스 주기 및 천이 감시회로.An input line for inputting a pulse to be monitored, a first multivibrator U1a connected to the input line to extend a first pulse width of the pulse to be monitored to a pulse width smaller than a period of the pulse to be monitored; And a second multivibrator (U1b) connected to an output of the multivibrator (U1a) to perform the same function, and an output line connected to the second multivibrator (U1b). 제1항에 있어서, 상기 제1멀티 바이브레이터(U1a)는 상기 감시될 펄스의 첫번째 펄스폭을 연장시키기 위해 저항(RX1)과 콘덴서(CX1)를 포함하고 있는 것을 특징으로 하는 펄스 주기 및 천이 감시회로.2. The pulse period and transition monitoring circuit according to claim 1, wherein the first multivibrator U1a includes a resistor RX1 and a condenser CX1 to extend the first pulse width of the pulse to be monitored. . 제1항에 있어서, 상기 제2멀티 바이브레이터(U1b)는 상기 제1멀티 바이브레이터(U1a)의 출력펄스의 첫번째 펄스폭을 연장시켜 일정한 논리 상태의 출력펄스를 출력시키기 위해 저항(RX2)과 콘덴서(CX2)를 포함하고 있는 것을 특징으로 하는 펄스 주기 및 천이 감시회로.2. The resistor of claim 1, wherein the second multi-vibrator U1b extends the first pulse width of the output pulse of the first multi-vibrator U1a to output an output pulse in a constant logic state. CX2), characterized in that the pulse period and transition monitoring circuit. 제2항에 있어서, 상기 제1멀티 바이브레이터(U1a)의 출력펄스의 첫번째 펄스폭이 상기 감시될 펄스 주기의 1/2 보다는 크고 2/3 보다는 작게 상기 저항(RX1)과 콘덴서(CX1) 값을 설정하는 것을 특징으로 하는 펄스 주기 및 천이 감시회로.3. The value of the resistor RX1 and capacitor CX1 according to claim 2, wherein the first pulse width of the output pulse of the first multi-vibrator U1a is greater than 1/2 and less than 2/3 of the pulse period to be monitored. A pulse period and transition monitoring circuit, characterized in that the setting.
KR1019890018402A 1989-12-12 1989-12-12 Pulse period and shift sensing circuit KR920008043B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018402A KR920008043B1 (en) 1989-12-12 1989-12-12 Pulse period and shift sensing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018402A KR920008043B1 (en) 1989-12-12 1989-12-12 Pulse period and shift sensing circuit

Publications (2)

Publication Number Publication Date
KR910013707A KR910013707A (en) 1991-08-08
KR920008043B1 true KR920008043B1 (en) 1992-09-21

Family

ID=19292812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018402A KR920008043B1 (en) 1989-12-12 1989-12-12 Pulse period and shift sensing circuit

Country Status (1)

Country Link
KR (1) KR920008043B1 (en)

Also Published As

Publication number Publication date
KR910013707A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
SE457176B (en) LOCAL SYSTEM FOR MONITORING AND CONTROL OF APPLIANCES, ALARM DEVICES AND ALARM
KR970066767A (en) Fault Monitoring System of Microcomputer System
US5122970A (en) Improved sensor
US5943206A (en) Chip temperature protection using delay lines
US7174473B2 (en) Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol
KR920008043B1 (en) Pulse period and shift sensing circuit
KR900702688A (en) Disconnection position detection device of serial controller
JP2002228696A (en) Power source noise sensor
KR970705271A (en) A system for transmitting data over a differential bus (system for the fail-safe transmission of data via a differential bus)
US5570382A (en) Clock signal fault detector
US5331319A (en) Device for signalling the position of a mobile member
KR890001272A (en) Signal discrimination circuit
KR890702158A (en) Data carrier
JPS61161470A (en) Semiconductor integrated circuit device
KR0167938B1 (en) Communicated state sensing circuit of data network
KR900005307Y1 (en) Frequency alternating detective circuit
SU1242907A1 (en) Device for checking leakage current of complementary metal-oxide semiconductor integrated circuits in dynamic mode
KR950001471Y1 (en) A/c source power cut detecting circuit
KR100237543B1 (en) System clock monitoring apparatus of communication system
KR0175563B1 (en) Clock line check device of I2C bus
KR940002463Y1 (en) Pulse detect circuit on pulsewith
SU1649549A1 (en) Test generator output block
KR0136345B1 (en) Touch sound generating circuit
SU1226657A1 (en) Device for checking counter
KR100277229B1 (en) Data Sensing Circuit Using Shift Register

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980828

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee