Claims (10)
제1공통선과 제2공통선을 통해 상호 연결된 다수의 스테이션간에 이진수 데이터를 전송하고, 이진수 데이터의 한 논리값에 대해 상기 제1선은 저전위를, 상기 제2선은 고전위를 갖는 반면 이진수 데이터의 다른 논리값에 대해 상기 제1선은 고전위를, 상기 제2선은 저전위를 갖고, 이진수 데이터의 논리값은 데이터 출력상의 출력에 대해 적어도 한 선의 전위로부터 유도되는 시스템에 있어서, 적어도 제1스테이션에 제1선상의 전위를 제2선상의 전위로부터 감산하고 감산에 의해 형성딘 차이가 제1한계값을 넘으면 제1비교기 출력을 통해 제1값의 출력 신호를 출력하기 위해 두 선 모두에 연결된 적어도 하나의 제1비교기가 제공되고, 상기 제1한계값은 두 선중 한 선에만 전위 전이가 발생하고 다른 선이 상기 이진수 데이터의 한 논리값에 대응하는 전위를 갖으면 제1비교기의 출력 신호가 또한 그 값을 변경하도록 선택되는 것을 특징으로 하는 시스템.Wherein the first line and the second common line transmit binary data between a plurality of stations connected to each other through a first common line and a second common line and the first line has a low potential and the second line has a high potential with respect to one logical value of binary data, Wherein the first line has a high potential and the second line has a low potential and the logic value of the binary data is derived from at least one line potential with respect to the output on the data output, When the difference between the first and second lines is subtracted from the potential on the second line and subtracted by subtracting from the first station, the output of the first value is outputted through the first comparator output Wherein the first threshold is a potential transition in which only one of the two lines has a potential transition and the other line is a potential corresponding to one logical value of the binary data If present, the output signal of the first comparator is also selected to change its value.
제1항에 있어서, 각 제1스테이션에 제1선상의 전위가 제2한계값 이하이면 제2비교기 출력에 제1값의 출력 신호를 발생시키기 위해 제1선에 연결된 제2비교기가 제공되고, 제1지연시간을 갖는 제1지연멤버를 통해 제1비교기 출력에 연결된 제1 메모리가 제공되고, 또한 제1비교기 출력상의 출력 신호가 제1지연 시간에 대응하는 시간 주기동안 연속적으로 제1값을 갖으면 상기 메모리의 출력이 제1비교기 출력에서 제2비교기 출력으로 데이터 출력을 교환하는 스위치에 연결되는 것을 특징으로 하는 시스템.2. The apparatus of claim 1, wherein each first station is provided with a second comparator connected to a first line to generate an output signal of a first value at a second comparator output if the first line potential is below a second threshold, A first memory coupled to the first comparator output via a first delay member having a first delay time is provided and the output signal on the first comparator output is continuously supplied with a first value for a time period corresponding to the first delay time And wherein the output of the memory is coupled to a switch that swaps the data output from the first comparator output to the second comparator output.
제2항에 있어서, 제1비교기 출력상의 출력신호가 제2지연 시간에 대응하는 시간 주기 동안 제1값을 주지 않으면 데이터 출력이 제2비교기 출력에서 제1비교기 출력으로 다시 교환되는 방법으로 제1메모리가 스위치를 교환하도록 각 제1스테이션내의 제1메모리가 제2지연시간을 갖는 제2지연 멤버를 통해 제1비교기 출력에 또한 연결되는 것을 특징으로 하는 시스템.3. The method of claim 2, wherein the data output is switched back from the second comparator output to the first comparator output if the output signal on the first comparator output does not give a first value for a time period corresponding to the second delay time, Wherein the first memory in each first station is also coupled to a first comparator output via a second delay member having a second delay time such that the memory swaps the switch.
제1항 내지 제3항중 어느 한 항에 있어서, 제1 및 제2선을 구동하기 위해 스테이션내의 전자회로의 동작에 대해 적어도 수개의 스테이션에서 더 낮은 동작 전압이 유도되는 공급 전압파형을 이용하고, 이러한 스테이션 중 적어도 일부가 공급 전압을 운반하는 제3선을 통해 연결되고, 이러한 스테이션에 속하는 각 제1스테이션에 제3, 제4 및 제5비교기가 제공되어, 제2선상의 전위가 제3한계값을 넘으면 제3비교기 출력에 제1값의 출력 신호를 발생시키기 위해 제3비교기가 제2선에 연결되고, 제4비교기는 제1선에 연결되고, 또한 제5비교기는 제2선에 연결되며, 나중 두 비교기의 각각은 관련된 비교기에 연결된 선상의 전위가 동작 전압과 공급 전압 사이에서 값이 정해진 제4한계값을 넘으면 제4 및 제5비교기 출력에 각각 제1값의 출력신호를 발생시키고, 제2 및 제3메모리가 제공되고 각각은 제1 및 제2입력 및 출력을 구비하여, 제2메모리의 제1입력은 제1비교기 출력에 연결되고, 제2메모리의 제2입력은 제4비교기 출력에 연결되고, 제3메모리의 제1입력은 제5비교기 출력에 연결되고, 제3메모리의 제2입력은 제3지연 시간을 갖는 제3지연 멤버를 통해 제5비교기 출력에 연결되고, 제2메모리의 출력은 제3비교기 출력을 데이터 출력에 연결시키도록 스위치에 연결되고, 또한 제3메모리의 출력은 제2비교기 출력을 데이터 출력에 연결시키도록 스위치에 연결되는 것을 특징으로 하는 시스템.4. The method of any one of claims 1 to 3, wherein a supply voltage waveform is used in which a lower operating voltage is induced in at least some stations for the operation of the electronic circuitry in the station to drive the first and second lines, At least a portion of such stations are connected via a third line carrying a supply voltage, and each first station belonging to such a station is provided with third, fourth and fifth comparators so that the potential on the second line is connected to the third limit The third comparator is coupled to the second line, the fourth comparator is coupled to the first line, and the fifth comparator is coupled to the second line, to generate an output signal of the first value at the third comparator output. , And each of the latter two comparators generates an output signal of a first value at each of the fourth and fifth comparator outputs when the line potential connected to the associated comparator exceeds a fourth threshold value between the operating voltage and the supply voltage , My 2 and a third memory, each having first and second inputs and outputs such that a first input of the second memory is coupled to a first comparator output and a second input of the second memory is coupled to a fourth comparator output A first input of the third memory is coupled to a fifth comparator output and a second input of the third memory is coupled to a fifth comparator output via a third delay member having a third delay time, The output of the memory being coupled to the switch to couple the third comparator output to the data output and the output of the third memory being coupled to the switch to couple the second comparator output to the data output.
제4항에 있어서, 장해 지시 출력을 구비하고, 각 제1스테이션에 제1 및 제2카운터가 제공되고 각각은 카운트입력, 재설정 및 카운트 출력을 구비하여, 두 카운터 모두의 카운트 입력은 제1비교기 출력에 연결되고, 제1카운터의 재설정 입력은 제2비교기 출력에 연결되고, 제2카운터의 재설정 입력은 제3비교기 출력에 연결되고, 또한 메모리의 출력뿐만 아니라 두 카운터 모두의 카운트 출력은 상기 장해 지시 출력에 연결되는 것을 특징으로 하는 시스템.5. The method of claim 4, further comprising providing a fault indication output, wherein each first station is provided with a first and a second counter, each having a count input, a reset and a count output, The reset input of the first counter is connected to the second comparator output, the reset input of the second counter is connected to the third comparator output, and the count output of both counters as well as the output of the memory is connected to the output And an indication output.
제1항 내지 제5항중 어느 한 항에 있어서, 각 스테이션내의 각 선이 관련된 스위치를 통해 이진수 데이터의 다른 논리값에 대한 전위에 연결되고 장해가 없는 경우에서 이진수 데이터의 다른 논리값을 전송하기 이해 두 스위치 모두를 닫는 구동 회로가 제공되고, 두 선중 적어도 하나가 이진수 데이터의 다른 논리값에 대응하는 전위로부터 적어도 벗어난 전압에 연결된 저 임피던스가 되는 장해의 경우, 상기 구동 회로가 관련된 선에 대한 스위치의 폐쇄를 방지하는 것을 특징으로 하는 시스템.6. The method of any one of claims 1 to 5, wherein each line in each station is connected to a potential for another logical value of binary data through an associated switch and is understood to be capable of transferring another logical value of binary data in the absence of a fault In the case of a failure in which at least one of the two lines is a low impedance connected to a voltage at least deviating from a potential corresponding to another logical value of the binary data, Lt; RTI ID = 0.0 > closure. ≪ / RTI >
제4항 내지 제6항중 어느 한 항에 있어서, 각 제1스테이션내의 제1선이 제1레지스터를 통해 저전위에 연결되고, 제2선이 제2레지스터를 통해 고전위에 연결되고, 제1스위치가 상기 제1레지스터와 직렬로 연결되고 제2스위치가 상기 제2레지스터와 직렬로 연결되고, 또한 제2메모리의 출력이 제1스위치에 연결되고 제1 및 제3메모리의 출력이 제2스위치에 함께 연결되는 것을 특징으로 하는 시스템.7. A method according to any one of claims 4 to 6, wherein a first line in each first station is connected to a low potential through a first resistor, a second line is connected to a high potential via a second resistor, The second switch is connected in series with the second register, and the output of the second memory is connected to the first switch and the output of the first and third memories is connected together with the second switch ≪ / RTI >
제7항에 있어서, 적어도 일부의 스테이션의 소자, 특히 비교기, 메모리 및 카운터에 대한 동작 전압을 명백히 교환함으로서 전력 소모가 실질적으로 줄어든 대기 상태에서 제2선이 제3의 더 큰 레지스터를 통해 더 높은 공급전압에만 연결되고, 대기 상태에서 활성화되는 두 개의 또 다른 비교기가 제공되어, 제1선상의 전위가 소정의 제5한계값을 넘으면 또 다른 제1비교기 출력에 제1값의 출력 신호를 발생시키기 위해 또다른 제1비교기가 제1선에 연결되고, 또 다른 제1비교기 출력이 제1스위치에 연결되고, 제2선상의 전위가 소정의 제6한계값 이하로 강하되면 또다른 제2비교기 출력에 제1값의 출력 신호를 발생시키기 위해 또 다른 제2비교기가 제2선에 연결되고, 또한 또 다른 제2비교기 출력이 제2스위치에 연결되는 것을 특징으로 하는 시스템.8. The method of claim 7, wherein in a standby state in which power consumption is substantially reduced by explicitly switching operating voltages for elements of at least some of the stations, particularly comparators, memories, and counters, Two other comparators connected to the supply voltage and activated in the standby state are provided so that if the potential on the first line exceeds a predetermined fifth threshold value then an output signal of the first value is generated at another first comparator output Another first comparator is connected to the first line, another first comparator output is connected to the first switch, and if the potential on the second line drops below a predetermined sixth threshold value, another second comparator output Wherein another second comparator is coupled to the second line and another second comparator output is coupled to the second switch to generate an output signal of a first value in the second comparator.
제8항에 있어서, 대기 상태에서 활성화되는 또 다른 제3비교기가 제공되어 제1선상의 전위가 소정의 제7한계값을 넘으면 또 다른 제3비교기 출력에 제1값의 출력 신호를 발생시키기 위해 제1선에 연결되고, 또 다른 제1비교기 출력이 제1값의 출력 신호를 발생시키기 않으면 또 다른 제3비교기 출력이 또한 제1스위치에 연결되는 것을 특징으로 하는 시스템.9. The method of claim 8, further comprising providing a third comparator activated in the standby state to generate an output signal of a first value at another third comparator output if the potential on the first line exceeds a seventh threshold value And another third comparator output is also coupled to the first switch if another first comparator output does not generate an output signal of the first value.
상기 청구항중 어느 한 항에서 청구된 시스템을 위한 스테이션.A station for a system as claimed in any one of the preceding claims.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.