KR920007506B1 - 오류정정용 갈로이스 원소간의 곱셈 나눗셈회로 및 그 제작방법 - Google Patents

Abstract

내용 없음.

Description

오류정정용 갈로이스 원소간의 곱셈, 나눗셈회로 및 그 제작방법

제1도는 갈로이스필드 GF(2⁴)의 심볼 테이블.

제2도는 갈로이스필드 GF(2⁴)의 기초다항식에 의한 LFSR.

제3a도 및 b도는 갈로이스필드 GF(2⁴)상의 α³곱하기 LFSR 및 그 구성도.

제4a도 및 b도는 갈로이스필드 GF(2⁴)상의 α^-2곱하기 LFSR 및 그 구성도.

제5도는 갈로이스필드 GF(2⁸)의 기초다항식에 의한 LFSF.

제6도는 갈로이스필드 GF(2⁸)상의 α²곱하기 LFSR의 구성도.

제7도는 갈로이스필드 GF(2⁸)상의 α^-2곱하기 LFSR의 구성도.

본 발명은 디지탈식 오디오 기기인 DAT(Digital Audio Tape Recorder)나 CDP(Compact Disc Player)의 DSP(Digital Signal Processing) 칩 내부에 내장된 에러정정 블록에 사용할 수 있는 오류 정정용 갈로이스 원소간의 곱셈, 나눗셈회로 및 그 제작방법에 관한것이다.

일반적으로 DAT나 CDP의 DSP칩 내부에는 테이프나 디스크상의 홈집 또는 긁힘에 의해 손상된 데이타를 정상 데이타로 복원시켜주는 에러 정정기능이 내장되어 있다.

DAT나 CDP의 데이타는 심볼(Symbol)이라 불리우는 1바이트(byte) 단위로 처리되며, 종래에는 심볼(Symbol)들의 에러를 발견, 수정하기 위하여 리드-솔로몬(Reed-Solomon) 이론에 의해 엔코딩(encoding)을 할때 심볼(Symbol)들에 α¹⁷⁶등을 곱하는 과정이 필요하게 되는데 이 경우 심볼의 지수가 크면 회로가 복잡하고 시간이 지연되게 된다. 상기 심볼에는 0, α¹, α²…α²⁵⁵까지 256종류가 있으며 α²⁵⁵=1이므로 176+79=255임에 의하여 α¹⁷⁶을 곱하는 경우 α⁷⁹로 나누어 주어도 결과는 똑같게 됨을 알수 있다. 그런데 지수가 작은것이 계산상 편리하므로 지수가 큰 값을 곱할 경우에는 나눗셈회로를 이용하여 지수가 작은 값으로 나누면 더 간단하게 처리할 수 있다.

본 발명은 α²⁵⁵=1임을 이용하여 α¹를 곱하는 것보다 0^255-1로 나누는 것이 편리할때 즉, 255-i가 i보다 작을때 곱하기를 하는 대신에 나눗셈회로를 이용하여 나누기를 하고, 데이타 심볼과 다른 데이타 심볼의 곱셈이나 나눗셈 계산시 롬 테이블(Rom Table)을 이용하지 않고 계산하므로써 동작시간(access time)을 절약할 수 있는 오류정정용 갈로이스 원소간의 곱셈, 나눗셈회로와 그 제작방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 기본적인 논리게이트를 이용하여 갈로이스필드 GF(2^m)의 기초다항식에 대응하는 LFSR(Linear Feedback Shift Register)로 구성된 오류정정용 갈로이스 원소간의 곱셈, 나눗셈회로로 이루어짐을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

제1도는 4비트(bit)로서 1심볼을 만드는 갈로이스 필드 GF(2⁴)상의 16(2⁴=16)가지 심볼을 표시한 테이블이다.

갈로이스필드 GF(2^m)내의 어드 두요소(element)간의 가, 감, 승, 제에 의한 결과는 GF(2^m)내에 존재하며, 각 GF(2^m)은 그와 대응하는 차수 m을 갖는 기초다항식(Primitive Polynomial)을 갖고 있는데 GF(2⁴)에 대응하는 기초다항식은 X⁴+X+1이다.

따라서, GF(2^m)의 기초다항식에 대응하는 LFSR(Linear Feedback Shift Register)은 m개의 D 타입 플립플롭(D Filp-Flop)을 수평으로 배치하고 기초다항식의 계수가 ＂0＂이 아닌곳에 피이드백 패스(Feedback Path)를 형성시켜 패스와 패스가 만나는 노오드(Node)에서 더해준다.

제2도는 본 발명에 따른 오류정정용 갈로이스 원소간 곱셈, 나눗셈 회로의 일실시예로서 GF(2^m) 경우의 LFSR을 도시한 것이다. 0차, 1차, 4차인 지점에 피이드백 패스가 형성되어 있는 것으로 보다 GF(2⁴)의 기초다항식은 0차, 1차, 4차항의 계수가 ＂0＂이 아님을 알수 있다. GF(2^m)에 대응하는 LFSR의 m개의 D플립플롭에는 m 비트의 1데이타 심볼이 내장됨을 알수 있다.

여기서, 데이타 심볼에 αⁿ을 곱하는 경우는 피승수인 데이타심볼을 플립플롭에 탑재한후 MSB(Most Significant Bit)에서 LSB(Least Significant Bit) 방향으로 n번 피이드백 시키면 되고, α^-n을 곱하는 경우 즉, αⁿ으로 나누는 경우는 LSB에서 MSB쪽으로 n번 피이드백시키면 그 결과가 D 플립플롭에 생성되게 된다.

이와같은 방법에 의하여 GF(2⁴)상에 α³을 곱하는 경우를 제3도를 참조하여 설명하고자 한다.

제3a도 및 b도는 GF(2⁴)상에서 α³을 곱하기 위한 LFSR의 배치와 그 회로구성을 나타낸 것이다.

GF(2⁴)상에서 α³을 곱하는 경우 D 플립플롭의 내용이 LSB로부터 b₀, b₁, b₂, b₃라 하면 곱하기는 MSB에서 LSB로 피이드백 되기 때문에 제3a도의 LFSR를 한번 피이드백 시키면 D 플립플롭의 내용은 다음과 같이 된다.

이를 다시한번 피이브백 시키면,

(MSB→LSB 2회 피이드백)

그리고 이를 다시한번 피이드백 시키면 LFSR의 D 플립플롭에는 최종적으로 다음의 내용이 생성된다.

제3b도는 제3a도의 LFSR을 상기에서 설명한것과 같은 결과치가 되도록 논리게이트를 이요하여 구성한 곱셈회로이다.

따라서, 제1도에서 도시한 GF(2⁴)의 심볼테이블에서 α³=1000일때 이를 제3a도의 LSB로부터 b₀, b₁, b₂, b₃에 0001을 탑재하여(심볼 테이블은 MSB로부터 b₃, b₂, b₁, b₀이므로) MSB에서 LSB로 3회 피이드백하면

b₀←b₁=0

b₁←b₂

b₁=0

b₂←b₃

b₂=1

b₃←b₀

b₃=1이 된다.

이는 제1도 심볼테이블에서 α⁶=1100이 되어 α³→α⁶으로 α³을 곱하는 경우와 같게된다.

마찬가지로 α^-2을 곱하는 회로, 즉 α²으로 나누는 회로를 일예로 설명하면 다음과 같다.

제4a도와 같이된 GF(2⁴)상에서의 D 플립플롭의 내용이 LSB로부터 b₀, b₁, b₂, b₃인 상태에서 이를 도시한 화살표방향, LSB에서 MSB로 한번 피이드백 시키면,

(LSB→MSB 1회 피이드백)

이를 다시한번 피이드백 시키면,

(LSB→MSB 2회 피이드백)

이 되어 제4b도에 구성한 바와같은 α²으로 나누는 회로가 된다.

따라서, α³=1000일때 이를 제4a도의 LSB로부터 b₀, b₁, b₂, b₃에 0001를 넣어 도시한 화살표방향의 LSB에서 MSB로 2회 피이드백하면,

b₀←b₀

b₁

b₂=0

b₁←b₃=1

b₂←b₀=0

b₃←b₀

b₁=0이 된다.

이는 제1도 심볼 테이블에서의 α¹=0010이 되어 α³→α¹로 α²으로 나누는 경우와 같게된다.

상기에서 회로구성을 살펴보면 곱하기 회로의 경우 패스방향은 백(back)이고 나누기회로의 패스방향은 포워드(forward)가 됨을 알 수 있다.

상기와 같은 방법에 의해 GF(2⁸)의 기초다항식은 X⁸+X⁴+X³+X²+1이므로 이에 대한 LFSR은 제5도에 도시한 바와같이 3개의 D 플립플롭을 배치하고 0차, 2차, 3차, 4차, 8차인 지점에 피이드백 패스를 형성시켜 패스와 패스가 만나는 노오드에서 더하기(+)를 해준다.

이때 α²을 곱하는 경우는 제6도에 구성한 바와같이 MSB에서 LSB의 백(back) 방향으로 두번 회전시키도록 되어 있으며, α²으로 나누는 회로는 제7도에 도시된 바와같이 제5도의 회로를 포워드(forward) 방향으로 두번 회전되도록 되어 있음을 알수 있다. 특히 DAT나 CDP의 경우 심볼은 8비트이므로 제5도, 제6도 및 제7도에 도시한 회로를 이용할 수 있다.

이상에서와 같이 DAT나 CDP의 디스크나 테이프의 손상에 의한 데이타에러를 정상데이타로 복원시키기 위해 에러를 정정함에 있어서 α²⁵⁵=1임을 이용하여 α¹를 곱하는 대신 α^255-1로 나누는 것이 편할때, 즉 255-i가 i보다 적을때 i를 곱하지 않고 본 발명에 의한 곱셈 및 나눗셈회로를 이용하면 롬 테이블(Rom Table)을 이용하지 않아도 되며 동작시간을 절약할 수 있다.

Claims (2)

1. 갈로이스 필드 GF(2^m)의 기초 다항식에 대응하는 m개의 D 플립플롭을 배열하되 기초 다항식의 계수가 ＂0＂가 아닌 노오드에 피이드백 패스를 형성하며 패스와 패스가 만나는 노오드에서 그 값이 더해지도록된 LFSR(Linear Feedback Shift Register)로 구성되어 곱셈시에는 MSB(Most Significant Bit)에서 LSB(Least Significat Bit)로 피이드백되며 나눗셈시에는 LSB에서 MSB로 피이드백 되도록 구성된것을 특징으로 하는 오류정정용 갈로이스 원소간의 곱셈, 나눗셈회로.
2. 갈로이스 필드 GF(2^m)의 기초 다항식의 개수가 ＂0＂가 아닌곳에 피이드백 패스를 형성하여 패스와 패스가 만나는 노오드에서 출력값이 더해지도록 m개의 D플립플롭으로 LFSR(Linear Feedback Shift Register)를 구성하되, 데이타심볼 αⁿ을 곱하는 경우는 피승수인 데이타 심볼을 플립플롭에 탑재한 후 백(back)방향인 MSB(Most Significant Bit)에서 LSB(Least Significat Bit)로 n번 피이드백 되도록 하며, 데이타 심볼 αⁿ으로 나누는 경우(α^-n을 곱하는 경우)는 포워드(forward)방향인 LSB에서 MSB로 n번 피이드백 되도록 구성하는 특징으로 하는 오류정정용 갈로이스 원소간의 곱셈, 나눗셈 회로제작방법.

Images