KR920006112Y1 - 입력신호 표시회로 - Google Patents

Abstract

내용 없음.

Description

입력신호 표시회로

제1도는 본 고안의 회로도.

제2도는 종래의 회로도.

제3도는 제1도의 각 단자점 출력파형도.

제4도는 제2도의 각 단자점 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

Q₁, Q₂: 트랜지스터 R₁-R₇: 저항

C₁-C₃: 콘덴서 TN : 튜너

a, b, c, d, e : 각 단자점 VJ : 비데오잭 단자

본 고안은 비데오나 오디오 입력젝으로 신호가 인가 될때 이를 표시하는 회로에 관한 것으로서, 특히 비데오나 오디오에서 온도상승과 전압변화 그리고 잡음에 대하여 안정된 동작을 할 수 있도록 한 것에 주안점을 둔 것이다.

종래에는 입력잭으로 신호가 인가될때 이를 표시하는 회로로서 제2도와 같이 튜너부(TN)의 출력을 트랜지스터(Q₁)와 저항(R₁)으로 구성된 버퍼를 거쳐, 저항(R₂)과 콘덴서(C₁)를 통해 비레오 출력단자(Vo)에 연결되고, 저항(R₂)의 단자점(c)에서 분배저항(R₃,R₄)을 거쳐 발광 다이오드(LD₁)를 접속시킨 트랜지스터(Q₂)의 베이스에 연결 하고, 또한 단자점(c)를 비데오 입력 젝 단자(VJ)에 연결하여서 된 것으로, 이를 살펴보면, 비레오 입력잭 다자(VJ)에 젝을 삽입시키지 않았을때는 저항[(R₃+R₄)〉〉R₅]이 되므로 트랜지스터(Q₂)의 바이어스 전압은 공급되지 않으므로서 트랜지스터(Q₂)가 오프되어 발광 다이오드(LD₁)는 소등상태로 있게 된다.

그러나 비데오 입력젝 단자(VJ)에 젝을 삽입시켰을때에는 저항(R₅)이 개방상태가 되므로 트랜지스터(Q₂)의 베이스에 바이어스전압이 저항(R₂,R₃,R₄)에 의해서 결정된다.

이를 제4도에 따라서 설명하면 트랜지스터(Q₁)의 베이스에(a)도와 같은 비레오 신호가 인가되면 트랜지스터(Q₁)의 에미터로 (b)와 같은 "V₁+(a)" 신호가 출력되며, 부하저항(R₅)에 의해 콘덴서(C₁)를 거쳐 비데오 출력단자(Vc)로 출력되고; 또한 일부는 분배저항(R₃, R₄)에 분배된 진압이 트랜지스터 (Q₂)의 베이스에 걸리게 되는데, 이때 트랜지스터(Q₂)의 베이스에 걸리는 전압은 트랜지스터(Q₂)의 오프세트전압(0.6V)이하 이어야 하며 그러므로 트랜지스터(Q₂)는 오프되어 발광 다이오드(LD₁)는 점등되지 아니하므로 현상태가 튜너(TN)신호가 수신되고 있음을 알려준다.

한편, 비데오 입력잭 단자(VJ)에 잭을 삽입시켰을 경우에는 발광 다이오드(LD₁)가 점등되는데, 이는 젝을 삽입하면 부하저항(R₅)이 개방되어 튜너(TN)에서 인가되는 신호는 저항(R₂)을 거쳐 분배저항(R₃, R₄)에 의해 분배된 전압이 트랜지스터(Q₂)의 베이스에 인가되어 온[V₃>0.6] 되므로서 발광 다이오드(LD₁)가 점등되어 현재 신호가 입력되고 있음을 알려준다.

그러나 이와같은 종래의 회로에서는 비레오 입력젝단자(VJ)에 젝을 삽입시키지 않았을 경우에 단자점(c)의 전압은 "[V₂±신호전압(Vs)]"으로 이 전압은 전압(+Vcc)변동에 따른 전압(V₂)의 변화와 외부 잡음이나 신호의 잡음에 의한 Vs의 변동 온도증가에 의해 트랜지스터(Q₁)의 바이어스 점의 이동으로 전압(V₁)이 증가하여 트랜지스터(Q₂)가 온되어 발광 다이오드 (LD₁)가 오점등되는 경우 발생하는 문제점을 가지고 있었다.

본 고안은 상기와 같은 종래의 문제점을 해소하고자, 외부잡음이나 온도변화에 의해서 비데오 입력젝으로 신호가 인가될때 정확한 표시를 할 수 있도록 한 것으로서 이를 첨부도면에 따라서 설명하면 다음과 같다.

제1도와 같이 튜너(TN)의 출력(a)을 트랜지스터(Q₁)의 베이스에 연결하고, 이 출력단자(b)는 콘덴서(C₃)와 저항(R₂)을 거친 단자점(c)에 전원단자(Vcc)에 접속된 저항(R₇)과, 비데오 입력잭 단자(VJ)와 연결되며, 또한 저항(R₃, R₄)과 콘덴서(C₂)를 거쳐 발광 다이오드(LD)를 접속시킨 트랜지스터(Q₂)의 베이스에 연결하고, 잭단자(VJ)에 비데오 출력단자(Vo)를 연결하여서 된 것이다.

이와같은 회로로 구성된 본 고안의 동작 및 작용 효과를 설명하면 다음과 같다.

비데오 입력젝단(VJ)에 잭을 삽입시키지 않았을 때는 튜너(TN)의 출력신호가 트랜지스터(Q₁)를 통해 증폭된 신호로 콘덴서(C₃)와 저항(R₂)을 거쳐 콘덴서(C₁)로 비데오 출력신호가 출력된다.

그러나 비데오 입력젝단자(VJ)에 젝을 삽입시켰을 때는 저항(R₁, R₃, R₄)에 의해 일정한 전압이 트랜지스터(Q₂)의 베이스에 걸리므로서 트랜지스터(Q₂)가 도통되어 이에 접속된 잭 삽입 표시용 발광 다이오드(LD₁)가 점등된다.

이때, 저항(R₅)은 개방상태가 되며, 상기에서 설명한 종전의 V₁전압으로 동작시키는 경우에 비해서 저항(R₁, R₃, R₄)에 의해 바이어스 전압이 일정하게 걸려 있으므로 트랜지스터(Q₂)는 안정되게 동작되어 발광 다이오드(LD₁)의 오점등을 방지할 수 있게 된다.

이와같이 본 고안은 튜너 신호 수신시에 라인 신호 수신으로 오인되는 것을 방지할 수 있으므로서 사용자에 신뢰성을 제공할 수 있게 된 유용한 것이다.

Claims (1)

1. 튜너(TN)의 출력에 증폭용 트랜시스터(Q₁)와 잭입력 표시용 발광 다이오드(LD₁)를 스위칭시키는 트랜지스터(Q₂)를 연결할 수 있게 한 것에 있어서, 상기 트랜지스터(Q₁)의 출력에서 콘덴서(C₃)와 저항(R₂)을 거친 단자점(c)에 연결하고, 상기 트랜지스터(Q₂)의 바이어스 저항(R₃, R₄)과 병렬로 콘덴서(C₂)를 연결하여서 된 것을 특징으로 하는 입력신호 표시회로.