KR880000914Y1 - 공용 모니터의 시그널 전환회로 - Google Patents

공용 모니터의 시그널 전환회로 Download PDF

Info

Publication number
KR880000914Y1
KR880000914Y1 KR2019840003614U KR840003614U KR880000914Y1 KR 880000914 Y1 KR880000914 Y1 KR 880000914Y1 KR 2019840003614 U KR2019840003614 U KR 2019840003614U KR 840003614 U KR840003614 U KR 840003614U KR 880000914 Y1 KR880000914 Y1 KR 880000914Y1
Authority
KR
South Korea
Prior art keywords
signal
flop
flip
terminal
nand gate
Prior art date
Application number
KR2019840003614U
Other languages
English (en)
Other versions
KR850009427U (ko
Inventor
홍창완
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019840003614U priority Critical patent/KR880000914Y1/ko
Publication of KR850009427U publication Critical patent/KR850009427U/ko
Application granted granted Critical
Publication of KR880000914Y1 publication Critical patent/KR880000914Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

공용 모니터의 시그널 전환회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 콘트롤회로.
제3도는 본 고안의 표시부.
* 도면의 주요부분에 대한 부호의 설명
10 : 표시부 20 : 콘트롤회로
30 : 아나로그 스위치 40 : 모니터
FF1, FF2: 플립플롭 Sw : 푸쉬스위치
50 : 펄스발생부 60 : 지연회로
N1N2N3... : 낸드게이트
본 고안은 공용 모니터의 시그널 전환 회로에 관한 것이다. 텔레비젼, 퍼스널콤퓨터, VTR, VDP등의 전자기기가 발전됨에 따라 공용 모니터의 필요성이 증대되고 있는 실정인 것이다.
그러나 종래에는 사용하고자 하는 전자 기기의 출력을 별도로 공용 모니터에 접속시켜 사용하여야만 하는 것으로 공용 모니터의 사용상 번거로움이 수반되는 결점이 있었다.
본 고안은 이와 같은점을 감안하여 푸쉬 스위치로서 플립플롭으로 구성한 콘트롤 회로의 출력을 제어하여 표시부에 사용중인 전자기기의 기종을 표시하고 아나로그 스위치를 통하여 원하는 전자 기기의 출력을 모니터로 출력되게한 것으로 이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.
본 고안은 제1도에서와 같이 푸쉬스위치(Sw)의 펄스 신호에 의하여 콘트롤회로(20)의 출력신호가 표시부(10)에 표시되면서 아나로그 스위치(30)를 통하여 각각의 전자 기기의 음성 및 영상 신호가 모니터(40)에 인가되게 구성된 것으로 아나로그 스위치(30)의 단자(1)(2)(3)(4)에는 전자기기의 영상신호가 인가되게 구성된 것이며 단자(1')(2')(3')(4')에는 전자 기기의 음성신호가 인가되게 구성하고 단자(1)(1')에는 텔레비젼, 단자(2)(2')에는 퍼스널콤퓨터등의 전자 기기가 연결되게 구성한 것이다.
그리고 본 고안의 콘트롤 회로(20)는 제2도에서와 같이 콘덴서(C11)를 통하여 저항(R9)(R10)으로 분배시켜 푸쉬스위치(Sw)에 연결 구성하여 펄스발생부(50)를 구성하고 낸드 게이트(N1)를 통하여 플립플롭(FF1)(FF2)의 클럭퍽스단자(C1)(C2)에 연결시키고 다이오드(D5)와 저항(R5), 다이오드(D6)와 저항(R6)을 병렬로 구성한 후 각각 콘덴서(C12)(C13)를 통하여 저항(R7)(R8)과 연결한 지연회로(60)에서 각각 상이한 시정수로 낸드게이트(N4)의 입력단자에 공급되게 구성하여 낸드게이트(N3)(N4)를 통하여 플립플롭(FF1)(FF2)의 리셋트단자(R1)(R2)에 연결 구성시키며 플립플롭(FF2)의 출력단자(Q2)에서 낸드게이트(N2)를 통하여 플립플롭(FF1)의 입력단자(D1)에 연결되게 구성한 것이다.
그리고 본 고안의 표시부(10)는 콘트롤회로(20)의 출력단자(A)()(B)()를 통하여 제3도에서와 같이 각각의 낸드게이트(N5)(N6)(N7)(N8)에서 트랜지스터(Q1)(Q2)(Q3)(Q4)의 베이스 바이어스 저항(R1)(R2)(R3)(R4)에 인가되도록 구성하고 트랜지스터(Q1)(Q2)(Q3)(Q4)의 에미터측에서 발광다이오드(D1)(D2)(D3)(D4)를 연결 구성하여 저항(R11)를 통하여 전원(B+)이 인가되도록 연결 구성한 것이다. 이와 같이 구성된 본 고안의 작용 효과를 상세히 설명하면 다음과 같다.
본 고안의 플립플롭(FF1)(FF2)은 지연형 플립플롭으로써 출력이 입력보다 1클럭 늦게 나타 나며 입력단자(D1)(D2)가 고전위 상태일때 클럭단자(C1)(C2)로 클럭펄스가 인가되며 다음의 클럭펄스가 인가될때까지 출력(Q1)(Q2)은 고전위 상태(High상태 : "1"의 전위)를 유지하고 있는 소자인 것이다.
본 고안에서 초기에 텔레비젼의 메인스위치(도시되어 있지않음)를 접속시켜 텔레비젼을 시청하게 되면 제2도의 전원(B+)이 지연회로(20)에 인가하게 되어 저항(R5)에서 콘덴서(C13)로 충전되며 저항(R6)을 통하여 인가된 전원(B+)은 콘덴서(C12)에 충전된 후 각각 저항(R7)(R8)을 통하여 낸드게이트(N4)에 인가하게 된다.
이때에 저항(R5), 콘덴서(C13)와 저항(R6), 콘덴서(C12)의 시정수는 각각 상이하게 구성되어 있으므로 일정지연 시간후 낸드게이트(N4)의 양입력은 저항(R7)(R8)을 통하여 고전위 상태 신호가 인가하게 된다.
따라서 전원(B+)인가후 초기에는 낸드게이트(N4)의 출력신호는 고전위 상태 신호가 되고 낸드게이트(N3)에서 저전위 상태 신호가 되어 플립플롭(FF1)(FF2)의 리셋트단자(R1)(R2)에 리셋트 상태 신호가 인가되어 플립플롭(FF1)(FF2)의 출력단자(Q1)(Q2)는 저전위 상태신호가 출력(A)(B)되게 된다.
여기서 낸드게이트(N3)에 연결된 콘덴서(C14)는 잡음 흡수용 콘덴서이다.
그리고 펄스발생부(50)의 푸쉬 스위치(Sw)를 접속시키면 전원(B+)이 푸쉬스위치(Sw)로 흐르게 되므로 낸드게이트(N1)의 입력은 저전위 상태 신호가 되어 고전위 상태 신호가 플립플롭(FF1)(FF2)의 클럭펄스 단자(C1)(C2)에 인가하게 된다.
이때에 콘덴서(C11)는 잡음 흡수용이다.
그리고 플립플롭(FF1)은 입력단자(D1)에 고전위 상태 신호가 인가되어 있는 상태이므로 출력단자(Q2)로 고전위 상태 신호가 클럭신호보다 1클럭 늦게 출력(A)되는 동시에 플립플롭(FF2)의 입력단자(D2)에 인가되나 이때에는 클럭 신호가 클럭펄스 단자(C2)에 인가되지 아니한 상태가 되어 그후 지연회로(60)에서 정상적인 고전위 상태 신호가 낸드게이트(N4)에 인가되면 플립플롭(FF1)(FF2)의 리셋트단자(R1)(R2)에는 고전위 상태가 인가되고 낸드게이트(N2)의 입력은 저전위 상태로서 고전위 상태의 출력 신호가 플립플롭(FF1)의 입력단자(D1)에 인가되어 플립플롭(FF1)의 클럭펄스단자(C1)에 클럭 신호만 인가되면 플립플롭(FF1)이 셋트될수 있는 상태가 된다.
따라서 푸쉬 스위치(Sw)로서 클럭펄스를 인가시키지 아니하는 상태에서 출력(A)(B)은 저전위상태 신호가 출력되고 출력자()()은 고전위 상태 신호가 출력되어 제1도에서와 같이 아나로그 스위치(30)와 표시부(10)에 입력되게 된다.
아나로그 스위치(30)는 콘트롤회로(20)의 출력(A)(B)에 의하여 텔레비젼의 단자(1)(1')에 인가되는 영상 신호 및 음성 신호만을 모니터(40)에 출력시키게 되며 표시부(10)는 제3도에서와 같이 출력(A)()(B)()신호가 인가되어 낸드게이트(N5)에 인가되는 고전위 상태 신호만 저전위 상태 신호가 되어 트랜지스터(Q1)의 베이스(R1)에 인가되어 트랜지스터가 도통함으로 전원(B+)이 발광다이오드(D1)를 통하여 흐르게되어 현재 모니터(40)는 텔레비젼의 수신중임을 알수가 있는 것이다.
이때 사용자가 공용 모니타(40)를 다른 시그널 신호의 영상 및 음성을 출력시키고자 하면 출력(B)은 저전위 상태신호가 되므로 아나로그 스위치(30)는 단자(2)(2')의 시그널을 모니터(40)에 출력되게 되고 표시부(10)는 상술한 바와 같이 낸드게이트(Nb)를 통하여 트랜지스터(Q2)가 도통되므로 발광다이오드 (D2)가 점등되게 된다.
즉, 본 고안은 푸쉬스위치(Sw)를 접속시킬때마다 플립플롭(FF1)(FF2)의 출력(A)()(B)()이 아래 진리표처럼 전환되어 아나로그 스위치(30)에서 전자 기기의 시그널을 전환함으로써 공용 모니터로서 각각의 영상 및 음성 신호를 출력할 수 있는 효과가 있는 것이다.
[진리표]
이상에서와 같이 본 고안은 푸쉬 스위치(Sw)로서 전자기기에서 인가되는 시그널 신호를 전환시켜 모니터(40)로 출력하는 동시에 표시부(10)에서 사용중인 전자기기의 기종을 표시할수 있었으므로 공용 모니터로서 사용 할 수 있는 공용 모니터의 시그널 전환 회로를 제공할 수가 있는 것이다.

Claims (1)

  1. 콘덴서(C11), 저항(R9)(R10), 푸쉬스위치(Sw)로 구성된 펄스 발생부(50)에서 낸드게이트(N1)를 통하여 플립플롭(FF1)(FF2)의 클럭펄스단자(C1)(C2)에 연결시키고 리셋트단자(R1)(R2)에는 저항(R5)(R6)(R7)(R8), 콘덴서(C12)(C13), 다이오드(D5)(D6)로서 시정수가 각각 상이한 지연회로(60)를 구성하여 낸드게이트(N3)(N4)를 통하여 연결 구성하며 플립플롭(FF2)의 출력단자(Q2)에서 낸드게이트(N2)를 통하여 플립플롭(FF1)의 입력단자(D1)에 연결되도록 구성한 콘트롤 회로(20)의 출력(A)(A)(B)(B)이 표시부와 아나로그 스위치(30)에 인가되도록 구성한 공용 모니터의 시그널 전환회로.
KR2019840003614U 1984-04-17 1984-04-17 공용 모니터의 시그널 전환회로 KR880000914Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840003614U KR880000914Y1 (ko) 1984-04-17 1984-04-17 공용 모니터의 시그널 전환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840003614U KR880000914Y1 (ko) 1984-04-17 1984-04-17 공용 모니터의 시그널 전환회로

Publications (2)

Publication Number Publication Date
KR850009427U KR850009427U (ko) 1985-12-02
KR880000914Y1 true KR880000914Y1 (ko) 1988-03-16

Family

ID=19234314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840003614U KR880000914Y1 (ko) 1984-04-17 1984-04-17 공용 모니터의 시그널 전환회로

Country Status (1)

Country Link
KR (1) KR880000914Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017255A (ko) * 2001-08-24 2003-03-03 주식회사 엘지이아이 키 디스플레이회로

Also Published As

Publication number Publication date
KR850009427U (ko) 1985-12-02

Similar Documents

Publication Publication Date Title
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR880000914Y1 (ko) 공용 모니터의 시그널 전환회로
US3562557A (en) Complementary transistor circuit for driving an output terminal from one voltage level to another, including transistor coupling means between complementary transistors
KR950009817B1 (ko) 반도체 집적 회로
US4282447A (en) Signal buffer circuit arrangement
KR900012425A (ko) 게이트 발전기
JPS5827696B2 (ja) デンシスイツチカイロ
JPS586011Y2 (ja) 直流安定化電源回路
KR930011836B1 (ko) 정지화상의 필드 메모리 제어회로
US4099226A (en) Circuit arrangement for generating a continuously variable DC voltage
KR870000666Y1 (ko) 모니터의 동기신호 자동 적응 회로
EP0025950A1 (en) Amplifier device
KR890003588Y1 (ko) 영상신호 기록재생장치의 타이머모드 절환회로
JPS6145654Y2 (ko)
KR920002536B1 (ko) Pwm을 이용한 음성다중 모우드 선택회로
KR890004765Y1 (ko) 영상신호 휘도 조절회로
US3956642A (en) Voltage-controlled sweep multivibrator
KR910005814Y1 (ko) 아날로그 영상신호 및 티티엘 영상신호 입력 처리회로
KR920006111Y1 (ko) 모드 지정 점멸 회로
KR880002128Y1 (ko) 전자식 동기신호 전환회로
JPS5832347Y2 (ja) 複合積分回路
KR900003483Y1 (ko) 서라운드 모드 디코더회로
KR900008278Y1 (ko) Tv/비디오 자동모드 선택회로
KR0169374B1 (ko) 콘트래스트 조절회로
KR890006922Y1 (ko) Av튜너의 형광 표시회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19950228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee