KR920005316B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR920005316B1
KR920005316B1 KR1019890004893A KR890004893A KR920005316B1 KR 920005316 B1 KR920005316 B1 KR 920005316B1 KR 1019890004893 A KR1019890004893 A KR 1019890004893A KR 890004893 A KR890004893 A KR 890004893A KR 920005316 B1 KR920005316 B1 KR 920005316B1
Authority
KR
South Korea
Prior art keywords
thermal expansion
semiconductor device
circuit board
printed circuit
expansion coefficient
Prior art date
Application number
KR1019890004893A
Other languages
English (en)
Other versions
KR900017151A (ko
Inventor
마사미치 신도
도시하루 사쿠라이
히데오 다구치
노부 이자와
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900017151A publication Critical patent/KR900017151A/ko
Application granted granted Critical
Publication of KR920005316B1 publication Critical patent/KR920005316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체장치
제1도는 본 발명에 따른 반도체장치를 설명하기 위한 일부절개사시도.
제2도는 제1도에 도시된 반도체장치의 종단면도.
제3도는 실험용으로 이용되는 반도체장치의 일부분을 나타낸 도면.
제4도는 가로축에 반복횟수를 취하면서 세로축에는 반복응력을 취한 S-N선도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 금속제 시스템 2 : 방열부재
3 : 반도체칩 4 : 배선패턴
5 : 프린트기판 6 : 본딩와이어
7 : 리드핀 8 : 절연부재
9 : 접합부재 10 : 금속제 셀
[적용 분야]
본 발명은 대규모집적회로(LSI)와 같은 대용량의 반도체장치에 관한 것으로, 특히 배선패턴이 형성된 프린트배선기판을 금속제스템(stem)의 상부면에 겹쳐지게 맞추어 놓은 다음 이들 양자의 내부에 리드핀의 상부를 끼워 넣어 납땜등의 접합부재로 접합시킨 반도체장치의 개량에 관한 것이다.
[배경기술과 그 문제점]
핀삽입형 반도체패키지의 대표적인 것으로는 듀얼 인 라인 패키지(dual in line package : DIP)가 있는데, 이 DIP에서는 핀수에 한도가 있어 기껏해야 60핀 정도의 것이 현실적으로 제공되고 있고, 일반적으로 60핀을 넘는것은 실현불가능하기 때문에 60이상의 다수핀이 갖추어진 반도체장치에 대응시키기 위해 패키지의 하부면으로부터 검산(劍山 형태로 다수의 핀을 돌출시킨 핀삽입형 핀그리드어레이(pin grid array : PGA)가 이용되고 있다.
이러한 PGA로서는 여러가지가 요망되어 널리 알려져 있는바, 그 하나로는 세라믹기판에 금속화를 실시해서 다층으로 적층시켜 구성한 소위 세라믹형 PGA가 있고, 다른 것으로는 이 세라믹형 PGA의 저가격화를 도모하기 위해 이 기판부분의 배선을 프린트형태로 치환시킨 소위 플라스틱형 PGA가 있다.
그러나, 상기 세라믹형 PGA는 일반적으로 상당히 고가로 되고 있고, 또 플라스틱형 PGA에서는 일반적으로 반도체칩과 프린트기판등의 완전한 기밀봉합(氣密封合)이 곤란하여 세라믹형 PGA에 비교하면 신뢰성이 열화되는 등 여러가지의 결점이 있었다.
이러한 관심에서 본 출원인은 일본국 특허공개 소 63-133553호(일본국 특허출원 소 61-280225호)를 제안해서 상기 세라믹형 PGA라던지 플라스틱형 PGA가 갖는 결점을 해소시켜 가격절감을 도모함과 더불어 반도체칩등을 확실하게 기밀봉합할 수 있도록 한 반도체장치를 제공한 바 있는데, 이에 대해서 제1도와 제2도를 참조해서 설명하면, 금속제스템(1)의 거의 중앙에 방열부재(2)를 배치하여 이 방열부재(2)의 상부면에 반도체칩(3)을 장착시키고, 이 반도체칩(3)의 주위에 있어서는 상부면에 소정형상의 배선패턴(4)이 형성된 프린트기판(5)을 상기 금속제스템(1)의 상부면에 겹쳐서 맞추어 놓는 한편 이 배선패턴(4)의 중앙부기단과 반도체칩(3)의 본딩패드를 본딩와이어(6)에 의해 전기적으로 접속시키게 된다. 또, 상호 겹쳐서 맞추어진 상기 금속제스템(1)과 프린트기판(5)에는 상호 연통(連通)되는 위치에 다수의 투과구멍(1a, 5a)을 뚫어 설치해주고, 이 투과구멍(1a, 5a)에는 리드핀(7)의 상단부가 글래스(glass)와 같은 절연부재를 매개해서 끼워지며, 이 리드핀(7)은 프린트기판(5)의 상부면에서 납땜등의 접합부재에 의해 전기적으로 접속된다. 또, 이와같이 구성되는 반도체장치는 반도체칩(3)과 프린트기판(5)의 윗쪽 및 이들의 주위를 에워싸도록 금속제셀(shell : 10)이 덮여지게 되어 이 금속제 셀(10)에 의해 반도체장치가 기밀봉합된다.
그러나, 상기 일본국 특허공개 소 63-133553호에 기재된 반도체장치에서는 예컨대 MIL-STD-883C 1010.5와 같은 온도사이클테스트를 실시하면 금속제스템(1)과 프린트기판(5)의 열팽창율이 다르기 때문에 리드핀(7)의 상단부를 프린트기판(5)의 상부면에 접합시켜 주는 납땜등의 접합부재(9)에 반복해서 특서열화피로(疲勞)가 발생되고, 온도사이클이 진행됨에 따라 그 접합부재가 파손되어 반도체장치로서의 신뢰성이 저하된다고 하는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 종래기술상의 문제점을 해결하기 위해 이루어진 것으로, 온도사이클에 강하면서도 이 온도사이클에 대해 리드핀을 프린트기판에 접합시켜 주는 접합부재가 파손되지 않도록 해서 신뢰성이 저하 되지 않도록 한 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명에 따른 반도체장치는 상부면에 소정형상의 배선이 패터닝된 프린트 기판의 하부면에 금속제스템을 겹쳐서 맞추어 놓고, 이 프린트기판과 금속제스템에 상호 연통되는 다수의 투과구멍을 뚫어 설치하며, 이 투과구멍내에 리드핀의 상부를 끼워 넣은 다음 상기 프린트기판의 상부면에서 상기 리드핀을 접합부재에 의해 배선패턴에 전기적으로 접속시킨 반도체장치에 있어서, 상기 프린트기판의 폭방향(X방향, Y방향)의 최대열팽창율(
Figure kpo00001
p)과 금속제스템의 열팽창율(
Figure kpo00002
s)의 차이의 절대치
Figure kpo00003
Figure kpo00004
(
Figure kpo00005
Figure kpo00006
=│
Figure kpo00007
p-
Figure kpo00008
s│)가 상기 금속제스템과 프린트기판의 겹쳐서 맞추어 놓은 부분의 최대폭을 L로 하는 경우, 1.52×10-4/L 정도이하 (△
Figure kpo00009
≤1.52×10-4/L)로 되도록 설정해준 것에 특징이 있다.
[작용]
상기와 같이 구성된 본 발명에 의하면 온도사이클테스트를 수행하는 경우 리드핀의 상단부를 프린트기판의 상부면에 접합시키기 위한 접합부재에서 피로한도이하의 응력밖에 발생되지 않게 되므로 온도사이클테스트에 의해 접합부재가 파손되어 버리는 것을 방지할 수 있게 된다.
[실시예]
이하, 본 발명에 따른 반도체장치의 실시예에 대해 첨부도면을 참조해서 설명한다.
제1도는 본 발명에 따른 반도체장치를 설명하기 위한 일부절개사시도로서, 평판형상의 금속제스템(1)은 예컨대 열팽창율(
Figure kpo00010
s)이 1.42×10-5(
Figure kpo00011
s=1.42×10-5)정도의 철(鐵)이 사용되면서, 그 상부면의 외형칫수는 그 한쪽 변의 폭이 약 40mm인 정방형으로 구성되는 한편, 이 금속제스템(1)의 중앙에는 방열부재(2)가 배치되고, 이 방열부재(2)의 상부면에는 반도체칩(3)이 장착되어 있다. 또, 상기 금속제스템(1)의 상부면에는 소정형상의 배선패턴(4)이 상부면에 형성되어 있으면서 예컨대 다음의 표에 나타낸 열팽창율을 갖는 FR-4 또는 G-11로 구성된 프린트기판(5)이 상기 반도체칩(3)의 주변 전체에 걸쳐 겹쳐서 맞추어지게 되고, 상기 배선패턴(4)의 중앙부기단과 반도체칩(3)의 본딩패드는 본딩와이어(6)에 의해 전기적으로 접속된다. 그리고, 상기 금속제스템(1)과 프린트기판(5)을 겹쳐서 맞추어 놓은 경우에 상호 대응되도록 뚫어 설치한 다수의 투과구멍(1a,5a)내에는 리드핀(7)의 상단부가 끼워지게 연결되고, 금속제스템(1)의 투과구멍(1a)과 리드핀(7) 사이에는 글래스등에 의한 절연부재(8)가 형성됨과 더불어, 프린트기판(5)의 상부면에서 납땜등의 접합부재(9)에 의해 리드핀(7)이 프린트기판(5)에 접합되며, 상기 반도체칩(3)과 프린트기판(5)의 윗쪽 및 이들의 주위는 금속제셀(10)에 의해 덮여져 이 금속제 셀(10)에 의해 반도체장치가 기밀봉합된다.
여기서, 상기한 바와 같이 프린트기판(5)의 재료로서 상기 FR-4 또는 G-11을 선정한 이유는 다음의 표에 나타난 바와 같은 실험의 결과, 이들 재료를 소정형상·칫수로 프린트기판에 형성하면 접합부재의 파손을 방지할 수 있는 뛰어난 효과가 확인되었기 때문이다.
Figure kpo00012
이 실험결과는 제3도에 도시된 바와 같이 한쪽 변의 폭(L)을 40mm로 한 금속제스템(1)의 재료로서의 철판과, 이 철판과 동일형상인 프린트기판(5)의 재료로서의 CEM-3, FR-4 또는 G-11[이들의 글래스전이온도이하에서 각각 직교하는 폭방향(X,Y) 및 두께방향(Z)의 열팽창율은 상기 표에 나타낸 바와 같다]을 겹쳐서 맞추어 놓은 한편 그 주위에 리드핀(7)을 끼워 연결시킴과 더불어 이 리드핀의 상단부를 납땜등의 접합부재(9)에 의해 접합시킨 다음 온도사이클테스트를 수행해서 그 접합부재(9)에 파손이 발생되지 않는지 여부를 검사한 경우의 데이터이다.
이 결과에 의하면 CEM-3을 프린트기판(5)으로 사용하는 경우 리드핀(7)을 프린트기판(5)에 대해 접합 시켜주는 접합부재(9)에 파손이 발생되지만, 프린트기판(5)으로서 FR-4 또는 G-11을 사용하는 경우에는 접합부재(9)에 파손이 발생되지 않음을 알 수 있는데, 그 이유로는 FR-4 또는 G-11을 프린트기판(5)으로 사용하는 경우 제4도에 나타낸 바와 같이 가로축에 반복횟수(N)를 취하면서 세로축에 반복응력(σ)을 취한 소위 S-N선도의 피로한도이하의 응력밖에 발생되지 않기 때문이라고 생각할 수 있다.
이러한 실험에 있어서, 열팽창율의 폭방향(즉, X, Y 방향)의 최대치는 FR-4에서의 Y방향열팽창율인 1.8×10-5이고, 이를 프린트기판(5)의 열팽창율
Figure kpo00013
P(
Figure kpo00014
P=1.8×10-5)로 한다. 이 경우, 이 폭(L)이 크게 되면 될수록 주변부의 일그러짐이 커지게 되므로 이 응력(σ)도 커지게 되어 접합부재의 파손으로 이어지는 것으로 생각할 수 있는 바, 상기 결과에 의해 프린트기판(5)의 열팽창율
Figure kpo00015
P=1.8×10-5와 금속제스템(1)의 열팽창율
Figure kpo00016
s=1.42×10-5의 차 △
Figure kpo00017
는,
Figure kpo00018
Figure kpo00019
=
Figure kpo00020
p-
Figure kpo00021
s
=1.8×10-5-1.42×10-5
=0.38×10-5
으로 되고, 금속제스템(1)과 프린트기판(5)의 겹쳐서 맞추어 놓은 부분의 최대폭을 L(=40mm)로 하는 경우 일반적인 열팽창율의 차이를 X로 하면,
0.38×10-5×40=X×L
∴ X=1.52×10-4/L
로 되면, 이에 따라 X=1.52×10-4/L 정도이하, 즉 △
Figure kpo00022
≤X=1.52×10-4/L이면 온도사이클테스트에서 제4도에 도시된 피로한도이하의 응력밖에 발생되지 않게 되고, 이 응력에 의해 접합부재(9)에 파손이 발생되지는 않는다고 생각할 수 있다. 따라서, 상기 금속제스템(1)의 재질과 프린트기판(5)의 재질을 상기 열팽창율의 범위내에서 조합시킴에 따라 온도사이클테스트에서 리드핀(7)에 대한 접합부재의 파손을 방지할 수 있게 된다.
[발명의 효과]
상기한 바와 같이 본 발명의 반도체장치에 의하면, 온도사이클테스트의 경우에 리드핀의 상단부를 프린트 기판의 상부면에 접합시켜주기 위한 접합부재에 피로한도이상의 응력이 발생되는 것을 방지할 수 있음에 따라 온도사이클테스트에 의해 반도체장치로서의 신뢰성이 저하되는 것을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 상부면에 소정형상의 배선이 패터닝된 프린트기판(5)의 하부면에 금속제스템(1)을 겹쳐서 맞추어 놓고, 이 프린트기판(5)과 금속제스템(1)을 상호 연통시키도록 뚫어 설치한 투과구멍(1a)내에 리드핀(7)의 상단부를 끼워 연결시켜 이 리드핀(7)을 접합부재(9)에 의해 접합시킨 반도체장치에 있어서, 상기 프린트기판(5)의 폭방향의 최대열팽창율을
    Figure kpo00023
    p로 하고 상기 금속제스템(1)의 열팽창율을
    Figure kpo00024
    s로 하며 상기 금속제스템(1)과 프린트기판(5)의 겹쳐서 맞추어 놓은 부분의 최대폭을 L로 하는 경우, 이들 금속제스템(1)과 프린트기판(5)의 열팽창율차의 절대치
    Figure kpo00025
    Figure kpo00026
    (즉,
    Figure kpo00027
    Figure kpo00028
    =│
    Figure kpo00029
    p-
    Figure kpo00030
    s│)가 1.52×10-4/L 정도이하 (
    Figure kpo00031
    Figure kpo00032
    ≤1.52×10-4/L)로 되도록 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 금속제스템(1)은 열팽창율이 1.42×10-5정도의 철을 사용하여 상기 겹쳐서 맞추어 놓은 부분의 최대폭(L)이 40mm의 정방형으로 되도록 구성되고, 상기 프린트기판(5)은 폭방향의 X방향열팽창율이 1.3×10-5이면서 Y방향열팽창율이 1.8×10-5인 FR-4에 의해 구성된 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 금속제스템(1)은 열팽창율이 1.42×10-5정도의 철을 사용하여 상기 겹쳐서 맞추어 놓은 부분의 최대폭(L)이 40mm의 정방형으로 되도록 구성되고, 상기 프린트기판(5)은 폭방향의 X방향열팽창율이 1.3×10-5이면서 Y방향열팽창율이 1.3×10-5인 G-11에 의해 구성된 것을 특징으로 하는 반도체장치.
KR1019890004893A 1988-04-13 1989-04-13 반도체장치 KR920005316B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63090855A JPH01261848A (ja) 1988-04-13 1988-04-13 半導体装置
JP63-090855 1988-04-13
JP63-90855 1988-04-13

Publications (2)

Publication Number Publication Date
KR900017151A KR900017151A (ko) 1990-11-15
KR920005316B1 true KR920005316B1 (ko) 1992-07-02

Family

ID=14010182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004893A KR920005316B1 (ko) 1988-04-13 1989-04-13 반도체장치

Country Status (3)

Country Link
US (1) US5025347A (ko)
JP (1) JPH01261848A (ko)
KR (1) KR920005316B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
US5241215A (en) * 1992-01-31 1993-08-31 Motorola, Inc. Method and apparatus for providing novel hybrid circuit assembly carrier bracket
US5367434A (en) * 1993-05-06 1994-11-22 Motorola, Inc. Electrical module assembly
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
US6355362B1 (en) * 1999-04-30 2002-03-12 Pacific Aerospace & Electronics, Inc. Electronics packages having a composite structure and methods for manufacturing such electronics packages
TW427555U (en) * 1999-10-06 2001-03-21 Shen Ming Tung Semiconductor device
JP2002368362A (ja) * 2001-06-05 2002-12-20 Sony Corp プリント配線板及びその基材、並びに電子回路装置
JP2003100968A (ja) * 2001-09-21 2003-04-04 Toyota Industries Corp 放熱材及びその製造方法
US6932644B1 (en) * 2004-03-31 2005-08-23 Sri Hermetics Inc. Dissimilar metal hermetic connector
KR100626380B1 (ko) * 2004-07-14 2006-09-20 삼성전자주식회사 반도체 패키지
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
RU2553424C1 (ru) * 2013-12-20 2015-06-10 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Микросборка
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787220B2 (ja) * 1986-06-02 1995-09-20 日立電線株式会社 Ｐｇａ用基板の製造方法
FR2615347B1 (fr) * 1987-05-15 1993-07-23 Neiman Sa Module de puissance pour equipements automobiles
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member

Also Published As

Publication number Publication date
JPH01261848A (ja) 1989-10-18
US5025347A (en) 1991-06-18
KR900017151A (ko) 1990-11-15

Similar Documents

Publication Publication Date Title
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
US7088008B2 (en) Electronic package with optimized circuitization pattern
EP0074816B1 (en) High terminal count integrated circuit device package
KR920005316B1 (ko) 반도체장치
US5886876A (en) Surface-mounted semiconductor package and its manufacturing method
US6814584B2 (en) Elastomeric electrical connector
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
EP0179577B1 (en) Method for making a semiconductor device having conductor pins
US6816385B1 (en) Compliant laminate connector
US5280413A (en) Hermetically sealed circuit modules having conductive cap anchors
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US4949224A (en) Structure for mounting a semiconductor device
KR100212607B1 (ko) 반도체 칩 팩키지
US5768108A (en) Multi-layer wiring structure
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
JP2000031327A (ja) 半導体装置及びその製造方法
CA2024784C (en) Stackable multilayer substrate for mounting integrated circuits
EP0590915A1 (en) Chip on board assembly
EP0272390A2 (en) Packages for a semiconductor device
JPH0239097B2 (ko)
US6434817B1 (en) Method for joining an integrated circuit
US6198160B1 (en) Surface mounted type semiconductor device with wrap-around external leads
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
US6469257B2 (en) Integrated circuit packages
US6750537B2 (en) Substrate structure

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee