KR920005242Y1 - 레벨 이동 회로 - Google Patents

레벨 이동 회로 Download PDF

Info

Publication number
KR920005242Y1
KR920005242Y1 KR2019890019836U KR890019836U KR920005242Y1 KR 920005242 Y1 KR920005242 Y1 KR 920005242Y1 KR 2019890019836 U KR2019890019836 U KR 2019890019836U KR 890019836 U KR890019836 U KR 890019836U KR 920005242 Y1 KR920005242 Y1 KR 920005242Y1
Authority
KR
South Korea
Prior art keywords
mesfet
voltage
increased
dcfl
level shift
Prior art date
Application number
KR2019890019836U
Other languages
English (en)
Other versions
KR910013285U (ko
Inventor
이창석
윤광준
박형무
마동성
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR2019890019836U priority Critical patent/KR920005242Y1/ko
Publication of KR910013285U publication Critical patent/KR910013285U/ko
Application granted granted Critical
Publication of KR920005242Y1 publication Critical patent/KR920005242Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

레벨 이동 회로
제 1a 도는 일반적인 DCFL의 회로도, (b)도는 전원전압 -0.8V를 사용하는 DCFL의 입출력 특성을 나타낸 그래프.
제 2 도는 전원전압 -0.8V를 사용하는 DCFL의 임계전압 변동 특성을 나타낸 것으로, (a)도는 증가형 MESFET의 임계전압 변동에 따른 특성변화를 나타낸 그래프, (b)도는 공핍형 MESFET의 임계전압 변동에 따른 특성변화를 나타낸 그래프.
제 3 도는 전원전압 -2.0V를 사용하는 DCFL의 임계전압 변동 특성을 나타낸 것으로, (a)도와 (b)도는 각각 증가형 및 공핍형 MESFET의 임계전압 변동에 따른 특성 변화를 나타낸 그래프.
제 4 도는 레벨 이동 회로가 이용되는 상태를 나타낸 회로도.
제 5 도의 (a)와 (b)는 종래의 레벨 이동 회로와 그의 입출력 전달 특성을 나타낸 회로도 및 파형도.
제 6 도는 종래의 레벨 이동 회로를 이용한 레벨 변환 회로의 임계 전압 변동 특성을 나타낸 것으로, (a)도와 (b)도는 각각 증가형 및 공핍형 MESFET의 임계전압 변동특성을 나타낸 그래프.
제 7 도는 본 고안의 회로도.
제 8 도는 본 고안의 레벨 이동 회로의 입출력 특성을 나타낸 것으로, (a)도는 공핍형 MESFET의 임계전압 변화에 따른 특성 변화를 나타낸 그래프.
제 9 도는 본 고안 레벨 이동 회로를 이용한 레벨 변환 회로의 임계 전압 변동 특성을 나타낸 것으로, (a)도는 증가형 MESFET의 그래프, (b)도는 공핍형 MESFET의 그래프.
제 10 도는 본 고안의 다른 실시예를 나타낸 회로도.
제 11 도는 본 고안의 다른 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
J13 : 증가형 MESFET J : 공핍형 MESFET
R1, R2, R3, R4 : 저항
본 고안은 갈듐비소(GaAs) 증가형/공핍형 MESFET를 이용한 레벨 이동회로에 관한 것으로 특히 임계전압의 변동에 대하여 그 변동 특성을 보상하도록 한 레벨 이동회로에 관한 것이다.
사회가 발전함에 따라 처리해야 할 정보의 양이 많아지게 되었고, 이에 따라 고속의 처리에 대한 요구가 급증하고 있다.
그러므로 고속 정보처리를 위하여 시도되고 있는 방법중의 하나로 실리콘(Si)소자 대신에 갈륨비소(GaAs) 소자를 이용하는 방법이 제시되고 있다.
그러나 갈륨비소 IC의 기본회로로 많이 사용되고 있는 DCFL(Dierct Coupled FET Logic)의 경우, 단일 전원에 의한 동작이 가능하다는 점과 소비전력이 낮으면서도 속도 특성이 다른 기본논리에 배해 떨어지지 않는 다른 점에서 고집적 IC에 많이 사용되고 있지만, 작은 노리 진폭 때문에 MESFET의 임계전압 변동이 그 특성에 미치는 영향이 커지게 되었고, 그에 따라 전체 회로에 안전성이 떨어지는 문제점이 있었다.
즉, DCFL은 제 1a 도에 도시한 것과같이 부하로 작용하는 공핍형(depledtion type) MES FET(J1)와 구동작용을 하는 증가형(enhancement type) MESFET(J2)로 구성하였다.
제 1b 도는 전원 전압 -0.8V를 사용하는 DCFL의 입출력 특성을 나타낸 것으로, 입력전압을 -1V에서 0V까지 증가 시키면서 출력 전압의 변화를 나타낸 것이다.
입력 전압이 낮을때는 출력전압이 높고, 입력 전압이 높아지면 출력전압이 낮아짐을 알 수 있다. 여기서 출력 전압의 최대치와 최소치를 각각 VOH, VOL이라하고, 입력 전압의 변화분에 대한 출력 전압의 변화분이 -1이되는 두점중 낮은 입력 전압값과 높은 입력 전압값을 각각 VIL, VIH라하며, 이와같은 DCFL이 직렬로 연결되는 경우에 앞단 DCFL의 VOH는 뒷단 DCFL의 VIH보다 높아야 하며, 앞단의 VOL은 뒷단의 VIL보다 낮아야 한다.
그리고 VOH와 VIH의 차를 고전압 잡음 여유도라 하고, VIL과 VOL의 차이를 저전압 잡음 여유도라 하면, 잡음 여유도가 크면 클수록 좋으며, 고전압 잡음 여유도와 저 전압 잡음 여유도 중 어느 하나라도 음의 값을 갖게되면 회로에 사용할 수 없게 된다. 또한, 갈륨비소 IC의 집적도를 높이는 데의 가장 큰 제한 요소는 각 MESFET의 임계전압 변동으로서, 이는 공정조건의 변동에서 올 수 있지만 갈륨 비소 웨이퍼 자체의 질에 따라 크게 달라지게 된다.
일반적으로 웨이퍼와 웨이퍼간의 임계전압변동은 50~150mV정도이며, 한 웨이퍼 내에서 위치에 따른 임계 전압의 변화는 40~50mV정도이다.
제 2 도는 전원전압-0.8V를 사용하는 DCFL의 임계 전압 변동 특성을 나타낸 것으로 (a)도의 증가형 MESFET의 경우에는, 증가형 MESFET의 임계전압(Vte)이 -0.05V에서 035로 0.4V가 변함에 따라 출력 전압의 VOH는 OV를 유지하고 있으나, 입력전압의 VIH와 VIL은 0.4V정도 변하고 있으며, 출력 전압의 VOL은 0.1V정도 변하고 있으며, 출력 전압의 VIL은 0.1V정도 변한다.
그러므로 DCFL의 증가형 MESFET의 임계 전압 변동은 출력 특성에는 큰 변화를 나타내지 않는 반면에 입력 변화에는 큰 영향을 미침을 알 수 있다.
(b)도의 공핍형 MESFET의 경우에는, 임계 전압(Vte)의 변화에 따라 전체적인 레벨이 VIH는 0.2V정도, VIL은 0.1V정도 그리고 VOL은 0.2V정도 변하는 레벨이 이동현상외에도 입출력 전달 특성의 기울기가 변하고 있어 VIH와 VIL의 차가 변한다.
그러므로 DCFL이 동작에 필요한 평균입력 전압과 진폭이 변화함을 알수 있다.
제 3는 전원전압 -2.0V를 사용하는 DCFL의 입계 전압 변동 특성을 나타낸 것으로, 큰 출력진폭을 요구할 때에는 큰 전원진압을 사용할 필요가 있다.
이 경우에는 기준전압이 -0.8V에서 -0.2V로 내려간 것과 출력전압(VOH VOL)이 논리 진폭만 커졌을 뿐 레벨의 이동현상은 전원 전압 -0.8V의 경우와 거의 변하지 않았음을 알수 있다.
그리고 갈륨비소 IC의 설계에서 내부회로 로는 -0.8V의 DCFL 논리를 사용하면서 소비전력을 줄일수 있지만, 입출력 및 제어 부분에서는 큰 논리 진폭이 필요하기 때문에 제 4 도에 도시한 바와같이 사용전압 -0.8V의 DCFL과 사용전압 -0.2V의 DCFL을 상호 연결하는 곳에 진폭은 변화시키지 않으면서 진압의 기본 레벨만 변화시키는 레벨 이동 회로를 연결하여 사용하여야 한다.
따라서, 종래에는 제 5 도에 도시한 것과 같이 게이트에 입력단(Vin)이 연결된 공핍형 MESFET(J1)과, 공핍형 MESFET의 소오스와 다이오드(D1)를 통하여 접속되는 드레인 측에 출력단(Vout)이 연결되며 게이트돠 소오스를 연결한 공핍형 MESFET(J2)로 구성하였다.
공핍형 MESFET의 드레인-소오스 간의 전압(Vds2)이 포화 전압 이상이면, Vds2에 관계없이 공핍형 MESFET(J2)로 흐르는 전류(Ids2)는 일정하며, 게이트-소오스 전압은(Vgs2)는 OV로 항상 일정하므로 공핍형 MESFET(J2)로 흐르는 전류는 다음과 같다.
즉, Ids2=W2. BETA2. Vtd2의 식이 성립된다.
(여기서, W2는 J2의 게이트 폭, BETA 2는 W2가 1um일때의 MESFET(J2)의 포화 전류이다.)
그리고 다이오드(D1)의 양단전압(Vd)은 (nkt/q) I(Id/Is-1)이고, 여기서, n은 이상 상수이며, K는 볼트만 상수이며, T는 절대온도(K), q는 전자의 전하량, Is는 D1의 포화 전류이다.
또한 입력용 MESFET인 J1의 게이트-소오스간의 전압(Vgsl)은 드레인-소오스 간 전압(Vdsl)이 포화 전압 이상인 경우 Vgsl에 관계없이 다음과 같은 식으로 표시된다.
즉, Vgsl={Ids1/(W1×BETA1)}2+Vtd.
(여기서, Ids1은 J1의 드레인 전류, W1은 J1의 게이트폭, BETA1은 W1이 1um일때의 MESFET(J1)의 포화 전류이다.
이상에서 알수 있듯이 Vds가 포화 전압 이상인 +경우에, J1의 드레인 전류와 다이오드(D1)의 전류(Id)및 J2의 드레인 전류가 모두 같으며 J2의 드레인 전류는 vds2에 관계없이 일정하므로 J1의 게이트-소오스 전압(Vgsl) 및 다이오드(D1)의 양단전압(Vd)은 일정하다.
따라서, Vout=Vgsl-Vd의 식이 성립하게 된다.
한편, 레벨 이동 회로는, 전원전압 -0.8V의 DCFL 입력 사이에 연결하여 최종적으로 전원전압 -0.8의 DCFL 논리레벨을 전원전압 -2V의 DCFL 출력과 전원전압 -2V의 DCFL 논리레벨로 변화하는 회로 이므로 레벨 이동회로의 특성이 전체적인 회로특성에 가장 많은 영향을 미치게 된다.
제 5b 도의 전원 전압 -0.8V의 DCFL레벨을 전원 전압 -0.2V의 DCFL 입력으로 이동 시키기 위하여 J1=20um, J2=40um를 사용한 일반구조의 레벨 이동회로의 입출력 전달 특성을 나타낸 것으로, 입계전압의 중심값인 Vtd=0.5V 일때의 특성을 보면 임계전압이 -0.8V~0V 까지로 변할 때 출력전압은 -2~1.3V까지 변하고 있다.
공핍형 MESFET의 임계전압이 낮아지면 다음단 DCFL은 더 높은 입력전압을 요구하게 되지만 일반적인 레벨 변환회로에서 더 낮은 값으로 이동되므로 회로의 허용 입계전압 변동폭을 감소 시키게 된다.
또한, 상기의 레벨 이동 회로를 통하여 전원전압 -2.0V의 DCFL에 입력할 경우의 입력전압과 출력 전압의 전달 특성을 제 6 도의 (a)와 (b)에서 나타냈다.
여기서 증가형 MESFET 및 공핍형 MESFET의 입계 전압이 400mV변화함에 따라 요구입력 특성은 600mV이상 변함을 알 수 있다.
이에 따라 본 고안은 임계전압 변동에도 동작특성이 양호한 레벨 이동 회로를 제공하는 것을 그 목적으로 한다.
본 고안은 첨부 도면에 의서 상세히 기술하여 보면 다음과 같다.
제 7 도는 본 고안의 구성을 나타낸 것으로, 입력단(Vin)과 게이트가 연결된 공핍형 MESFET(J11)의 소오스와 다이오드(D1)의 양극을 연결하고, 다이오드(D1)의 음극은 출력단(Vout)과 연결하는 동시에 증가형 MESFET(J13)의 드레인과 연결하고, 증가형 MESFET(J13)의 게이트와 소오스는 분할저항(R1)(R2)은 통하여 연결한다.
그러므로 증가형 MESFET(J13)로 흐르는 전류(Ids13)은 다음과 같은 식으로 나타난다.
즉, Ids13=W13.×BETAe×(Vgs13-Vte)2
(여기서 BETAe는 증가형 MESFET의 포화 전류 상수이고, Vte는 증가형 MESFET의 임계 전압이다)
그리고 J13의 게이스-소오스간 전압은 분할저항(R1),(R2)로 인하여 Vgs13=-Vss×{R2/(R1+R2)}의 식으로 나타난다.
한편, 다이오드 양단전압(Vd)은 (nkT/q) In (Id/Is-1)이다.
증가형 MESFET(J11)의 게이트-소오스간 전압(Vgs11)은 (Ids11/WI×Betad)2+Vtd가 되며, 출력전압(Vout)과 입력전압(Vin)의 관계는, Vout=Vin-Vgs11-Vd의 식으로 나타난다.
또한 상기의 식들은 각 MESFET(J11),(J13)의 드레인 소오스 저압이 포화전압 이상인 경우로서, 드레인-소오스간 전류는 모두 동일하고(Idsll=Id=Ids13), 공핍형 MESFET(J11)의 게이트-소오스간 전압(Vgsll)이 일정한 상태에서 성립한 것이다.
그러므로 증가형 MESFET의 임계전압이 높아져서 DCFL이 높은 입력 전압을 요구하게 될때, 증가형 MESFET(J13)의 임계전압이 높아지면 Ids13이 줄어들게 되고, Ids11=Id-Ids13이므로, 공핍형 MESFET(J11)의 게이트-소오스간 전압(Vgs11)이 줄어들면서 레벨 변화량을 줄어 다음단 DCFL에 높은 전압을 공급하는 것이다.
그리고 공핍형 MESFET(J11)의 임계전압이 높아지면 Vds11=(Ids11/W1×BEATAd)2+Vtd의 식에서 Vtd의 값이 커진 상태이므로 다음단 DCFL에 보다 낮은 전압을 공급하게 된다.
제 8 도는 레벨 변환회로의 임계전압 변도에 따른 입출력 특성을 나타낸 것으로 임계 전압이 높을때 출력 전압이 낮아지는 형상을 전혀 나타나지 않고, 입력 전압이 높아짐에 따라 직선적으로 일정한 비율로 출력전압이 높아짐을 알수 있다.
그리고 (a)도의 공핍형 MESFET의 경우와 (b)도의 증가형 MESFET의 경우가 모드 위의 설명과 일치함을 알수 있다.
제 9 도는 본 고안의 레벨 이동회로를 통하여 전원전압-2.0V의 DCFL에 신호를 공급하는 경우에 나타나는 입출력 특성을 도시한 것으로, (a)도의 증가형 MESFET는 임계전압 400mV 변화에 대하여 100mV정도의 입력 특성 변화가 있음을 알수 있다.
또한, 본 고안은 제 10 도에 나타난 바와같이 공핍형 MESFET(J111)의 소오스와 다이오드(D1)사이에 저항(R3)을 연결하면서 증가형 MESFET(J13)의 소오스에 저항(R4)을 연결하여 줌으로써, 임계전압 변동에 따른 전류(Ids11, Ids13)의 변동을 줄여주어, 다음단 DCFL 인버터의 특성 변동에 보도 더 잘 적용 할수 있도록 구성할수 있다.
또한, 제 11 도에 나타낸 바와같이 증가형 MESFET(J13)의 분활 저항을 연결한는 대신 높은 저항값을 가지는 공급저항(R5)을 접지와 게이트에 연결하므로써 전원 전압에 관계없이 증가형 MESFET(J13)의 게이트-소오스 전압을 항상 일정하게 유지시켜 레벨 이동회로의 전원 전압변동에 강한 레벨 이동회로를 구성할 수 있다.

Claims (5)

  1. 서로 다른 전원전압을 필요로하는 두 DCFL의 사이에 연결하는 레벨 이동회로에 있어서, 공핍형 MESFET(J11)의 소오스에서 다이오드(D1)를 통하여 연결되는 증가형 MESFET(J13)의 드레인에 출력단(Vout)을 연결하면서, 증가형 MESFET(J13)의 게이트-소오스에 분할저항(R1)(R2)을 연결하여서 구성됨을 특징으로 하는 레벨이동 회로.
  2. 제 1 항에 있어서, 공핍형 MESFET(J13)의 소오스에 저항(R3)을 연결하여 임계전압 변동 효과를 줄여서 다음단 DCFL에 공급하도록 한 레벨 이동 회로.
  3. 제 1 항에 있어서, 증가형 MESFET(J12)의 소오스에 저항(R4)을 연결하여 증가형 MESFET의 임계전압 변동 효과를 줄여서 다음단 DCFL에 공급하도록한 레벨 이동 회로.
  4. 제 1 항에 있어서, 공핍형 MESFET(J11)와 증가형 MESFET(J12)의 소오스에 저항(R3),(R4)을 각각 연결하여 임계전압 변동 효과를 줄여서 다음단 DCFL에 공급하도록 한 레벨이동 회로.
  5. 제 1 항에 있어서, 증가형 MESFET(J13)의 게이트에 값이 큰 저항(R5)만을 접지에 묶어서 사용하는 레벨이동 회로.
KR2019890019836U 1989-12-26 1989-12-26 레벨 이동 회로 KR920005242Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019836U KR920005242Y1 (ko) 1989-12-26 1989-12-26 레벨 이동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019836U KR920005242Y1 (ko) 1989-12-26 1989-12-26 레벨 이동 회로

Publications (2)

Publication Number Publication Date
KR910013285U KR910013285U (ko) 1991-07-30
KR920005242Y1 true KR920005242Y1 (ko) 1992-07-30

Family

ID=19293921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019836U KR920005242Y1 (ko) 1989-12-26 1989-12-26 레벨 이동 회로

Country Status (1)

Country Link
KR (1) KR920005242Y1 (ko)

Also Published As

Publication number Publication date
KR910013285U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
US4791323A (en) Level translation circuit
US5666067A (en) Voltage compensating CMOS input buffer circuit
US6801064B1 (en) Buffer circuit using low voltage transistors and level shifters
KR940006619B1 (ko) 버퍼회로
CA1201179A (en) Input buffer
JPH06326595A (ja) インターフェース回路及び低電圧信号受信回路
KR100192628B1 (ko) 온도 보상 회로
KR900009192B1 (ko) 차동회로
US4701643A (en) FET gate current limiter circuits
US5128556A (en) Current-switching type logic circuit
JP3492765B2 (ja) レベル変換回路
KR20000039693A (ko) 전류 비교기
US4267501A (en) NMOS Voltage reference generator
KR920005359B1 (ko) 논리 레벨 변환용 버퍼회로.
US5382843A (en) One or two transistor logic with temperature compensation and minimized supply voltage
US4937474A (en) Low power, high noise margin logic gates employing enhancement mode switching FETs
KR900000068B1 (ko) 반도체 장치
US5420527A (en) Temperature and supply insensitive TTL or CMOS to 0/-5 V translator
KR920005242Y1 (ko) 레벨 이동 회로
KR920005360B1 (ko) 레벨이동회로
JPH02125523A (ja) Ecl―cmosコンバータ
JP2562831B2 (ja) レベル変換回路
CN115118274B (zh) 一种低功耗电平移位电路
TWI769003B (zh) 具有自適應機制的電壓轉換電路
US5296754A (en) Push-pull circuit resistant to power supply and temperature induced distortion

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee