KR920004114Y1 - Composite synchronizing selective circuit - Google Patents
Composite synchronizing selective circuit Download PDFInfo
- Publication number
- KR920004114Y1 KR920004114Y1 KR2019890015128U KR890015128U KR920004114Y1 KR 920004114 Y1 KR920004114 Y1 KR 920004114Y1 KR 2019890015128 U KR2019890015128 U KR 2019890015128U KR 890015128 U KR890015128 U KR 890015128U KR 920004114 Y1 KR920004114 Y1 KR 920004114Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output unit
- output
- ntsc
- horizontal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안에 따른 회로도.2 is a circuit diagram according to the present invention.
제3도는 제2도의 각부 동작파형도.3 is an operating waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 멀티바이브레이터 20 : NTSC방식10: Multivibrator 20: NTSC method
30 : 오아방식출력부 40 : 익스크루시브 오아방식출력부30: Ora output unit 40: Exclusive ora output unit
50 : 점퍼수단50: jumper means
본 고안은 영상표시 시스템에 있어서 동기방식에 따른 복합동기신호 선택회로에 관한 것으로서, 특히 수평동기신호와 수직동기신호를 조합하여 동기 출력방식에 따라 복합동기 신호를 선택출력하는 복합동기신호 선택회로에 관한 것이다.The present invention relates to a composite synchronous signal selection circuit according to a synchronous method in an image display system, and more particularly to a composite synchronous signal selection circuit for combining and outputting a horizontal synchronous signal and a vertical synchronous signal according to a synchronous output method. It is about.
일반적으로 복합동기신호는 수평동기신호와 수직동기신호를 조합하여 만들고 있는데 그 조합방식에는 제1도에 도시한 바와같이 게이트 어레이를 사용한 NTSC방식과 오아게이트를 사용한 오아방식 익스크루시브 오아게이트를 사용한 익스크루시브 오아방식이 각각 사용되었다. 여기서 NTSC방식은 회로구성이 복잡하고 오아방식은 수직동기기간동안 수평동기가 없으므로 별도의 수평동기가 공급될 수 있도록 회로를 구성하여야 하며 익스크루시브 오아방식은 NTSC방식과 유사하나 수평동기폭만큼 NTSC방식에 비해 동기가 지연이 되어 불안정한 화면이 재현되는 문제점이 있었다.In general, a composite synchronous signal is made by combining a horizontal synchronous signal and a vertical synchronous signal. The combination method uses an NTSC method using a gate array and an OR method using an oar gate as shown in FIG. Exclusive oral methods were used respectively. In this case, the NTSC method has a complicated circuit configuration and the OR method has no horizontal synchronization during the vertical synchronization period. Therefore, the circuit must be configured so that a separate horizontal synchronization can be supplied. There was a problem in that an unstable screen was reproduced due to a delay in synchronization with the scheme.
따라서 본 고안의 목적은 3가지 방식 즉 NTSC방식 오아방식 익스크루시브 오아방식의 복합동기를 점퍼(Jumper)에 의해 선택하여 어느 한가지만 요구되는 화상출력장치에 관계없이 사용할 수 있는 복합동기신호 선택회로를 제공함에 있다.Therefore, the purpose of the present invention is a composite synchronous signal selection circuit which can be used regardless of the required image output device by selecting a composite synchronous type of three methods, namely NTSC or exclusive type or exclusive type, by a jumper. In providing.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 고안에 따른 회로도로서 소정의 일정 주기를 갖는 수평동기신호를 입력하여 공급전원이 인가되면 RC시정수값에 의해 수평동기 폭만픔 이동된 네가티브 수평동기를 출력하기 위한 멀티바이브레이터(10)와, 상기 멀티바이브레이터(10)의 출력신호와 수평 및 수직동기신호를 입력하여 NTSC방식의 복합동기신호를 출력하는 NTSC방식출력부(20)와, 상기 NTSC방식 출력부(20)의 출력신호와 수직동기신호를 입력하여 지연시간이 보정된 오아방식의 복합동기신호를 출력하는 오아방식출력부(30)와, 수평 및 수직동기신호를 논리조합하여 익스크루시브 오아방식의 복합동기신호를 출력하는 익스크루시브 오아방식출력부(40)와, 상기 NTSC방식 출력부(20), 오아방식출력부(30), 익스크루시브 오아방식출력부(40)의 출력신호를 각각 입력하여 필요한 방식의 복합동기신호를 선택출력하는 점퍼(50)로 구성된다.2 is a circuit diagram according to an embodiment of the present invention, when a horizontal synchronous signal having a predetermined period is input and a power supply is applied, a multivibrator 10 for outputting a horizontal horizontal synchronous shifted horizontal synchronous width by an RC time constant value and And an NTSC output unit 20 for inputting an output signal of the multivibrator 10 and a horizontal and vertical synchronous signal to output an NTSC composite synchronous signal, and a perpendicular to the output signal of the NTSC output unit 20. The OR method output unit 30 which inputs the synchronous signal and outputs the composite sync signal of the OR method in which the delay time is corrected, and the EX, which outputs the complex OR signal of the exclusive OR method by logically combining horizontal and vertical sync signals. A composite of the required method by inputting the output signal of the exclusive ortho method output unit 40, the NTSC output unit 20, the ortho method output unit 30, and the exclusive ortho method output unit 40, respectively. It consists of a jumper (50) for selecting the output gisinho.
상기 구성중 NTSC방식 출력부(20)는 상기 멀티바이브레이터 (10)의 출력단자()로 출력된 신호와 수직동기 신호를 논리곱하는 앤드게이트(G1)와, 수직동기신호를 반전 출력하는 인버터(G3)와, 상기 인버터(G3)의 반전된 수직동기신호와 수평동기신호를 논리곱하는 앤드게이트(G2)와 상기 두개의 앤드게이트(G1-G2)의 출력 신호를 논리합하는 오아게이트(G4)로 이루어진다.NTSC output unit 20 of the configuration is the output terminal of the multi-vibrator 10 ( AND gate G1 for ANDing the signal outputted by < RTI ID = 0.0 >)< / RTI > and the vertical synchronizing signal, inverter G3 for inverting the vertical synchronizing signal, and ANDing the inverted vertical synchronizing signal and horizontal synchronizing signal of the inverter G3. It consists of an OR gate G2 and an OR gate G4 that ORs the output signals of the two AND gates G1-G2.
제3도는 제2도의 각부 동작 파형도로서, 제3a도는 수평동기신호(Hs)의 파형도이고, 제3b도는 멀티바이브레이터(10)의 출력파형도이며, 제3c도는 수직동기신호(Vs)의 파형도이고, 제3d도, 제3e도는 앤드게이트(Gl-G2)각각의 출력파형도 이며, 제3f도는 오아게이트(G4)의 출력파형도이고, 제3g도는 오아방식출력부(30)의 출력파형도이고, 제3h도는 익스크루시브 오아방식 출력부(40)의 출력파형도이다.FIG. 3 is an operational waveform diagram of each part of FIG. 2, FIG. 3a is a waveform diagram of the horizontal synchronization signal Hs, FIG. 3b is an output waveform diagram of the multivibrator 10, and FIG. 3c is a waveform diagram of the vertical synchronization signal Vs. 3d and 3e are the output waveform diagrams of the AND gates Gl-G2, respectively, and FIG. 3f is the output waveform diagram of the oragate G4, and FIG. An output waveform diagram, and FIG. 3h is an output waveform diagram of the exclusive OR output unit 40.
상술한 구성에 의거 제2도,제3도를 참조하여 상세히 설명한다.Based on the above structure, it demonstrates in detail with reference to FIG. 2, FIG.
A단자로 제3a도와 같은 소정의 일정주기를 갖는 수평동기신호 (HS)를 입력하고 B단자로 전원(Vcc)이 공급되어 하이신호가 인가되면 멀티바이레이터(10)는 수평동기신호(Hs)의 하강에지에 수평동기 폭만큼 저항(R) 및 캐패시터(C)의 RC발진값이 이동되어 출력단자 ()로 제3b도와 같은 네가티브신호를 출력하게 된다.When the horizontal synchronizing signal HS having a predetermined period as shown in FIG. The RC oscillation value of the resistor (R) and capacitor (C) is moved to the falling edge of the output terminal by the horizontal synchronization width. ) And outputs a negative signal as shown in FIG. 3B.
상기 멀티 바이브레이터(10)의 출력단자 ()로 출력된 제3b도와 같은 신호와 제3c도와 같은 수직동기신호(Vs)를 입력하는 앤드게이트(G1)는 논리곱하여 제3d도와 같은 신호를 출력하게 된다. 또한 제3c도와 같은 수직동기신호가 인버터(G3)를 통해 반전된 수직동기신호(Vs)와 제3a도와 같은 수평동기신호(Hs)를 입력하는 앤드게이트(G2)는 논리곱하여 제3e도와 같은 신호를 출력하게 된다. 상기 두개의 앤드게이트(G1-G2)의 출력신호를 입력하는 오아게이트(G4)는 논리합하여 제3f도와 같은 NTSC방식의 복합동기신호를 출력하게 된다. 상기 오아게이트(G4)의 출력인 NTSC방식의 복합동기신호와 제3c도와 같은 수직동기신호(Vs)를 입력하는 오아방식출력부(30)는 논리합하여 제3g도와 같은 오아방식의 복합동기신호를 출력하게 된다. 이때 상기 오아방식의 복합동기신호는 수평동기 및 수직동기신호를 입력하여 상기 오아방식출력부(30)에서 출력할 수도 있다. 그러나 NTSC방식의 복합동기신호를 이용하여 수직동기신호 (Vs)와 논리합하게 되면 동일한 오아방식의 복합동기신호가 만들어지고 지연시간의 차이로 인한 화면의 오동작을 방지할 수 있다.Output terminal of the multi-vibrator 10 ( The AND gate G1 for inputting the signal shown in FIG. 3B and the vertical synchronization signal Vs shown in FIG. 3C is logically multiplied to output the signal shown in FIG. In addition, the vertical synchronization signal Vs of FIG. 3c is inverted through the inverter G3, and the AND gate G2 for inputting the horizontal synchronization signal Hs of FIG. Will print The OR gate G4, which inputs the output signals of the two AND gates G1-G2, is ORed to output the NTSC type synchronous signal as shown in FIG. 3F. The OR method output unit 30 for inputting the NTSC type synchronous signal, which is the output of the OA gate G4, and the vertical synchronous signal Vs as shown in FIG. 3C, combines the OR type compound synchronous signal as shown in FIG. Will print. In this case, the composite synchronization signal of the OR method may be output from the OR method output unit 30 by inputting a horizontal synchronization signal and a vertical synchronization signal. However, when the NTSC type synchronous signal is combined with the vertical synchronous signal (Vs), the same OR type compound synchronous signal is generated and the screen malfunction due to the difference in delay time can be prevented.
또한 제3a도와 같은 수평동기신호와 제3c도와 같은 수직동기신호를 입력하는 익스크루시브 오아방식 출력부(40)는 배타논리합하여 제3h도와 같은 익스크루시브 오아방식의 복합동기신호를 출력하게 된다.In addition, the exclusive OR output unit 40 for inputting the horizontal synchronous signal as shown in FIG. 3A and the vertical synchronous signal as shown in FIG. 3C is exclusively logic to output the complex sync signal of the exclusive OR method as shown in FIG. 3H. .
상기 NTSC방식 출력부(20)와 오아방식출력부(30) 및 익스크루시브 오아방식 출력부(40)의 복합동기신호를 각각 입력하는 점퍼수단(50)은 상기 각 방식을 선택하여 사용할 수 있다.The jumper means 50 for inputting the composite synchronous signal of the NTSC output unit 20, the OR method output unit 30, and the exclusive OR method output unit 40 may select and use the respective methods. .
상술한 바와 같이 멀티바이브레이터를 이용하여 NTSC방식을 간단하게 구성하여 사용할 수 있고 어느 한가지만을 요구하는 화상출력장치에 관계없이 3가지 복합동기방식중에서 필요한 방식의 복합동기신호를 선택하여 사용하기에 편리하고 화상표시 시스템의 안정된 화면을 재현할 수 있는 잇점이 있다.As described above, it is possible to simply configure and use the NTSC method by using the multivibrator, and it is convenient to select and use the compound synchronous signal of the required method among the three compound synchronous methods regardless of the image output device requiring only one. There is an advantage in that a stable screen of an image display system can be reproduced.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890015128U KR920004114Y1 (en) | 1989-10-17 | 1989-10-17 | Composite synchronizing selective circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890015128U KR920004114Y1 (en) | 1989-10-17 | 1989-10-17 | Composite synchronizing selective circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910008233U KR910008233U (en) | 1991-05-31 |
KR920004114Y1 true KR920004114Y1 (en) | 1992-06-20 |
Family
ID=19290876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890015128U KR920004114Y1 (en) | 1989-10-17 | 1989-10-17 | Composite synchronizing selective circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920004114Y1 (en) |
-
1989
- 1989-10-17 KR KR2019890015128U patent/KR920004114Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910008233U (en) | 1991-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI925436A (en) | VIDBILDSTELEVISION | |
KR920015356A (en) | Screen editing device during playback in electronic camera system | |
KR960011562B1 (en) | Auto sync. polarity control circuit | |
JPS581785B2 (en) | cathode ray tube display device | |
KR920004114Y1 (en) | Composite synchronizing selective circuit | |
KR0164538B1 (en) | Circuit for generating dummy synchronization signal | |
KR0176543B1 (en) | Sync. signals generating apparatus | |
KR200141097Y1 (en) | A circuit for preventing word-waving | |
KR900006305Y1 (en) | Horizontal and vertical synchronizing signal and field detecting circuit for video signal | |
JP2573573B2 (en) | Plasma display | |
KR910003459Y1 (en) | Character combining circuit in vtr | |
JPH08275025A (en) | Image control signal generator for digital video signal processing | |
JPH1084519A (en) | Video display device with gain lock function | |
KR910010113B1 (en) | Multi-screen system | |
KR910001575Y1 (en) | On-screen indicator circuit using display dot | |
JPS62219776A (en) | Digital synchronizing separator circuit | |
KR910003999A (en) | Compound Synchronization Generation Circuit | |
JPS61223988A (en) | Picture processor | |
JPS61256871A (en) | Switching device for image signal | |
KR19980049739U (en) | Clamp Signal Processing Circuit | |
JPS62218989A (en) | Synchronous shift circuit | |
JPH0782308B2 (en) | Personal computer synchronization circuit | |
JPS62230112A (en) | Digital synchronizing circuit | |
JPH06311384A (en) | Changeover circuit for pdp display control signal | |
JPH01254073A (en) | Image pickup device with electronic telescope |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970529 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |