KR920001914B1 - Method of fabricating metal layer for semiconductor device - Google Patents
Method of fabricating metal layer for semiconductor device Download PDFInfo
- Publication number
- KR920001914B1 KR920001914B1 KR1019890012068A KR890012068A KR920001914B1 KR 920001914 B1 KR920001914 B1 KR 920001914B1 KR 1019890012068 A KR1019890012068 A KR 1019890012068A KR 890012068 A KR890012068 A KR 890012068A KR 920001914 B1 KR920001914 B1 KR 920001914B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist film
- forming
- metal wiring
- semiconductor device
- film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 72
- 239000002184 metal Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 20
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000007598 dipping method Methods 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 17
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 claims description 7
- 238000007654 immersion Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 63
- 238000010586 diagram Methods 0.000 description 14
- 238000002791 soaking Methods 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241001077810 Doberes Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003350 kerosene Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- PYLWMHQQBFSUBP-UHFFFAOYSA-N monofluorobenzene Chemical compound FC1=CC=CC=C1 PYLWMHQQBFSUBP-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
제1a도와 b도는 종래의 좋지 못한 오우버행의 구조와 이로인해 불량 금속배선이 형성된 상태를 나타낸 개략도.1a and b are schematic diagrams showing a structure of a conventional bad overhang row and a state in which a bad metal wiring is formed thereby.
제2도는 본 발명의 공정에 의해 원하는 금속배선을 형성하는 순서를 나타낸 것으로,Figure 2 shows the procedure for forming the desired metal wiring by the process of the present invention,
a도는 반도체 기판위에 감광막을 도포하는 상태를 나타낸 개략도.a is a schematic diagram showing a state in which a photosensitive film is applied onto a semiconductor substrate.
b도는 감광막을 강화시키는 상태를 나타낸 개략도.b is a schematic diagram showing a state of strengthening the photosensitive film.
c도는 감광막을 변형시키는 상태를 나타낸 개략도.c is a schematic diagram showing a state in which the photosensitive film is deformed.
d도는 감각막의 강도를 회복시키는 상태를 나타낸 개략도.d is a schematic diagram showing a state of restoring the intensity of the sensory membrane.
e도는 감광막의 일부를 노광시키는 상태를 나타낸 개략도.e is a schematic diagram showing a state in which a part of the photosensitive film is exposed.
f도는 도우버행의 구조를 형성하는 상태를 나타낸 개략도.f is a schematic diagram showing a state of forming a dober row structure.
g도는 금속을 증착하는 상태를 나타낸 개략도.g is a schematic diagram showing a state of depositing a metal.
h도는 금속배선을 형성하는 상태를 나타낸 개략도.h is a schematic diagram showing a state of forming a metal wiring.
제3도는 본 발명에서 사용하는 광접촉 정렬기의 개략도.3 is a schematic diagram of an optical contact aligner for use in the present invention.
제4a도와 4b도는 본 발명의 공정중 모노클로로 벤젠에 담그는 시간에 따른 오우버행의 형태 변화를 나타낸 개략도.Figures 4a and 4b is a schematic diagram showing the change in the shape of the overhang line with time soaked in monochloro benzene during the process of the present invention.
제5a도와 5b도는 본 발명의 공정중 저온열처리의 온도에 따라 오우버행의 형상 변화를 나타낸 개략도.5a and 5b is a schematic diagram showing the shape change of the overhang row according to the temperature of the low temperature heat treatment during the process of the present invention.
제6도는 본 발명의 공정중 모노클로로 벤젠에 담근시간과 저온열처리 온도의 변화에 따라 오우버행의 형태 변화를 나타낸 그래프.Figure 6 is a graph showing the change in the shape of the overhang line according to the change in the temperature and soaking time of monochlorobenzene in the process of the present invention.
제7a~d도는 본 발명의 공정중 현상시간의 경과에 따라 현상이 변화하는 상태를 나타낸 개략도.7a to d are schematic views showing a state in which the development changes with the development of the development time during the process of the present invention.
제8도는 제7도의 형상을 한번에 비교하여 나타낸 구성도.8 is a configuration diagram showing the shape of FIG. 7 in a comparison.
제9도는 본 발명의 공정중 금속층을 증착한 후의 오우버행의 구조를 나타낸 개략도.9 is a schematic diagram showing the structure of the overhang after depositing the metal layer during the process of the present invention.
[발명의 상세한 설명]Detailed description of the invention
본 발명은 갈륨비소와 같은 화합물 반도체나 혹은 실리콘 반도체의 집적회로의 제조공정중 금속배선의 형성방법에 관한 것으로, 특히 식각이 어려운 금속 박막의 복잡한 배선구조를 신뢰성 있게 재현하도록 한 반도체 소자용 금속배선의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of forming metal wirings during the manufacturing process of a compound semiconductor such as gallium arsenide or silicon semiconductor, and in particular, a metal wiring for a semiconductor device which reliably reproduces a complicated wiring structure of a metal thin film which is difficult to etch It relates to a method of forming.
종래에는 실리콘 MOS트랜지스터에서 소자의 집적도가 그다지 높지 않았던 때에는 다결정실리콘을 게이트 전극으로 많이 사용하였지만, 소자의 설계 구조가 미세화 되어 감에 따라 다결정실리콘 보다는 전기적 저항값이 훨씬 낮은 천이형 금속을 많이 사용하였다. 그리고 갈륨비소 반도체 소자에는 오옴성접촉 특성이 좋은 골드 게르마늄 /니켈/골드(AuGe/Ni/Au)같은 다층금속박막을 많이 이용하였었다. 그러므로 종래에는 회로설계에 따라 금속막의 형상을 형성하기 위하여 다결정 실리콘이나 알루미늄의 경우에는 감광막(Photo-resist)을 마스크층으로 사용하여 산이나 알칼를 이용하는 습식식각방법, 혹은 좀더 미세한 형상의 경우에는 반응가스의 플라즈바(plsma)를 이용하는 건식식각 방법을 이용하였었다. 그러나 천이형 금속이나 기타 오옴성 전극 재료는 습식식각 방법에 의해서는 형상의 재현이 불가능하고, 플라즈마 식각방법을 사용하려면 매우 높은 에너지를 갖는 이온의 서퍼터링 효과에 의존해야 하는데, 이 경우에는 과도한 식각이 생길때 금속박막 아래에 존재하는 활성화 소자에 대해 심한 손상을 입히게 되므로 그 사용이 제한되었다. 또한 1960년대에 포토리소그라피(Photo-Lithography) 기술의 출현과 함께 개발이 시작된 리프트 오프(lift-off)공정에 의한 금속막의 형성을 이용하였으며, 이는 기판상에 마스크 재료로서 사용하는 감광막으로 침투된 전자선은 감광막 내부에서의 전자 산란을 일으키고 기판의 표면에서 역산란(Back-scattering)이 되어 감광막 내부에서의 에너지 흡수분포가 T형태를 나타내도록 함으로써 현상(development)을 하면 감광막의 오우버행(over hang)형상이 가능해지도록 하였다.In the past, polysilicon was used as a gate electrode when the integration of the device was not very high in silicon MOS transistors. However, as the design structure of the device became finer, transition metals having much lower electrical resistance values were used than polysilicon. . In the gallium arsenide semiconductor device, a multilayer metal thin film such as gold germanium / nickel / gold (AuGe / Ni / Au) having good ohmic contact characteristics was used. Therefore, conventionally, in order to form the shape of the metal film according to the circuit design, a wet etching method using an acid or an alkali using a photo-resist film as a mask layer in the case of polycrystalline silicon or aluminum, or a reaction in the case of a finer shape is performed. Dry etching using gas plasma (plsma) was used. However, transition metals and other ohmic electrode materials cannot be recreated by wet etching, and plasma etching requires relying on the high-energy surfacing effect of the ion, in which case excessive etching When this occurs, the use of the active element under the metal thin film is severely damaged and its use is limited. In addition, the formation of a metal film by a lift-off process, which began development with the emergence of photo-lithography technology in the 1960s, was used, which was an electron beam penetrated into a photosensitive film used as a mask material on a substrate. Silver causes electron scattering inside the photoresist film and becomes back-scattering on the surface of the substrate so that the energy absorption distribution in the photoresist film exhibits a T-shape, resulting in overhang of the photoresist film. The shape was made possible.
그러나 일반적으로 포토리스그라피에서 사용되는 포지티브(positive(감광막을 광자외선(optical U V)에 노출신 경우에는 감광막의 내부로 침투된 광에너지의 침투깊이가 커질수록 그 에너지를 잃게 된다. 따라서 광에너지는 감광막을 표면부위에서 가장 많이 흡수되고, 감광막과 기판 사이의 계면에서 가장 적게 흡수되며, 또한 기판에서 반사된 빛에 의해서 정상파(standing-wave)효과가 발생하기 때문에 적절한 감광막의 오우버행 구조나 수직한 감광막 형상을 얻는 것이 쉽지 않았다.However, in the case of the positive (photosensitive film exposed to optical UV) generally used in photolithography, the energy is lost as the depth of penetration of light energy penetrated into the photosensitive film increases. Is absorbed most at the surface area, least absorbed at the interface between the photoresist film and the substrate, and because standing-wave effect is generated by the light reflected from the substrate. It was not easy to get the shape.
상기와 같은 리프트 오프 공정에 의한 금속막의 형성을 이용한 방법을 1980년대 초에 갈륨비소등의 화합물 반도체와 실리콘 고집적소자의 금속배선에 응용하기 위하여 미국의 IBM과 텍트로닉스(Tektronix)사에서 MCB(Mono Chloro Benzene), 톨루엔(toluene), 플루오로 벤젠(fluoro benzene), 등유(kerosene)등을 사용하여 감광막표면을 경화시킴으로써 최적화된 오우버행 구조를 얻도록 여러가지 방법으로 연구하였지만, 미세 선폭의 신뢰성 있는 금속배선을 형성하기 위해서는 단층 감광막안을 이용한 오우버행 구조보다 오히려 반도체 기판상에 증착된 산화막을 식각함으로써 형성되는 오우버행 구조를 추천하고 있다.In order to apply the method using the formation of the metal film by the above lift-off process to the metal wiring of compound semiconductors and gallium arsenide devices such as gallium arsenide in the early 1980s, IBM and Tektronix of MCB (Mono Chloro) Benzene), toluene, fluorobenzene, kerosene, etc. were used to cure the photoresist surface to obtain an optimized overhang structure. In order to form a structure, an overhang structure formed by etching an oxide film deposited on a semiconductor substrate is recommended, rather than an overhang structure using a single layer photoresist film.
* 참고자료 : ① M. Hatzakis, B J. Canavello and J. M. shaw, IBM J. Res. Develop, 24, 452(1980), ② R. M Halverson, M. W. Maclntyre and W. T. Motsitt, IBM J. Res. Develop, 26590(1982), ③ G. G. Collins and Halsted, IBM, Res. Develop, 26, 596 (1982).* References: ① M. Hatzakis, B J. Canavello and J. M. shaw, IBM J. Res. Develop, 24, 452 (1980), ② R. M Halverson, M. W. Maclntyre and W. T. Motsitt, IBM J. Res. Develop, 26590 (1982), G. G. Collins and Halsted, IBM, Res. Develop, 26, 596 (1982).
그러나 산화막을 추가로 사용할 경우에는 산화막 형성공정과 제거공정등과 같은 공정단계의 추가로 인한 생산고(through put)의 저하 뿐만 아니라, 산화막과 반도체 기관과의 직접 접촉에 의한 응력이 발생하기 때문에 전위와 같은 격자 결함들이 발생되고, 반도체 표면상태가 변화되므로 차후에 반도체 소자의 전기적 특성에 나쁜 영향을 미치게 된다. 또한 갈륨비소(GaAs)등과 같은 화합물 반도체인 경우 표면특성이 소특성에 매우 민감한 영향을 주므로 산화막을 이용한 리프트오프 공정은 부적합한 것으로 인정하고 있다.However, when the oxide film is additionally used, the potential is not only lowered through put due to the addition of the process steps such as the oxide film forming process and the removal process, but also the stress due to the direct contact between the oxide film and the semiconductor engine. Lattice defects, such as, and the semiconductor surface state changes, which will later adversely affect the electrical characteristics of the semiconductor device. In addition, in the case of compound semiconductors such as gallium arsenide (GaAs), it is recognized that the lift-off process using an oxide film is not suitable because the surface characteristics are very sensitive to the small characteristics.
그리고 이중층의 감광막을 사용한 오우버행의 구조는 감광막 사이의 계면문제 때문에, 단층 감광막을 사용한 오우버행의 구조는 감광막의 표면강화를 위해 실시하는 이온주입방법이나, 플라즈마처리에서의 신뢰성문제 때문에 일반화된 기술로는 인정을 받지 못하였다. 제1a도는 좋지 못한 오우버행의 구조를 나타낸 것으로, 감광막의 종류, 저온열처리(soft-bake)의 조건, 감광막의 표면을 경화시키는 물질의 종류 및 경화조건, 고온열처리(post bake)의 조건, 노광시간과 에너지 및 현상 조건등이 적절하게 조합되지 않은 경우, 금속층(21)상의 감광막 패턴(22)의 측면에 좋지 못한 오우버행(23)의 구조가 발생하게 된다.The structure of the overhang using the double-layer photoresist film is due to the interface problem between the photoresist films, and the structure of the overhang using the single-layer photoresist film is generalized due to the ion implantation method for enhancing the surface of the photoresist film or the reliability problem in plasma treatment. Lo was not recognized. Figure 1a shows the structure of the overhang line, which is not good, the type of photoresist, the conditions of soft-bake, the type and curing conditions of the material to harden the surface of the photoresist, the conditions of post bake, exposure If the time, energy, and development conditions are not properly combined, the structure of the
그러므로 다음 공정에서 금속막(24)을 증착할 때 감광막 패턴(22)의 측면에도 금속(24a)이 약간 덮혀서 다음에 감광막을 제거하더라도 제1b도에 확대 도시된 것과 같은 증착된 금속층의 모서리 부분이 기판상의 금속층(21)과 연결된채 공중에 떠 있는 상태가 되므로, 금속층의 정확한 선폭조걸이 불가능하고, 기판과 분리된 가장자리의 금속층 사이에 잔류할 수 있는 감광막이 증착된 금속층의 열처리시 기판의 표면 부위 및 금속층을 오염시켜 소자특성을 약화시킴은 믈론, 이후에 또 다른 금속층을 증착할 때 배전단락의 중요한 원인이 되는 문제점이 있었다.Therefore, when depositing the
이에 따라 본 발명은 포토리소그라피 공정과 함께 정밀한 리프트오프(lift off)공정을 이용하여 식각이 어려운 금속박막의 복잡한 배선구조를 신뢰성 있게 재현하도록 한 반도체 소자용 금속배선의 형성방법을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring for a semiconductor device, which reliably reproduces a complicated wiring structure of a metal thin film that is difficult to etch using a precise lift off process together with a photolithography process. It is done.
이를 위하여 본 발명은, 적절한 공정조건에서 표준 공정화된 리프트 오프 공정을 이용한 것으로, 포토리소그라피 공정으로 단층의 감광막을 사용하여 오우버행의 구조를 만드는 단계와, 이후에 금속막을 증착하는 단계와, 감광막을 제거하는 리프트 오프 공정 단계들을 이용함으로써 감광막의 오우버행 구조에 대한 금속층이 증착될 때 금속배선의 단락이 발생하도록 하고, 이후 아세톤과 같은 용매에 의해 감광막을 제거할 때 반도체 기판상에 증착된 금속막은 고착된 상태를 유지하고, 감광막 위에 증착된 금속막만 제거되면서, 즉 재현성이 큰 마스크 상의 선폭의 10% 이내로 금속배선의 크기를 제어하고 감광막상의 금속을 신속하고 깨끗이 제거하면서 원하는 형상의 금속배선을 얻도록 한 것이다.To this end, the present invention uses a lift-off process standardized under appropriate process conditions, using the photolithography process to make an overhang structure using a single photosensitive film, and then depositing a metal film, and The use of the lift-off process steps to remove causes a short circuit of the metal wiring when the metal layer to the overhang structure of the photoresist film is deposited, and then the metal film deposited on the semiconductor substrate when the photoresist film is removed by a solvent such as acetone Maintaining a fixed state, removing only the metal film deposited on the photoresist film, that is, controlling the size of the metal wiring within 10% of the line width on the highly reproducible mask, and removing the metal on the photoresist film quickly and cleanly to remove the metal wiring of the desired shape. To get it.
본 발명을 첨부도면에 의거 상세히 기술하여 보면 다음과 같다.Referring to the present invention in detail based on the accompanying drawings as follows.
제2도는 본 발명의 리프트 오프 공정과 포토리소그라피 공정으로 원하는 금속배선을 형성하는 순서를 나타낸 것이다2 shows a procedure for forming a desired metal wiring by the lift-off process and the photolithography process of the present invention.
a도는 반도체 기판위에 감광막을 도포하는 상태를 나타낸 것으로, 반도체 기판(1)위에 점도가 18cst인 쉬플리(shipley)1400-27 용액을 떨어뜨린 후, 반도체 기판(1)을 5500rpm의 회전속도로 30초동안 회전시켜, 감광막(2)을 1.1um두께로 균일하게 도포시킨 것이다.a shows a state in which a photosensitive film is applied onto a semiconductor substrate, and after dropping a shipley 1400-27 solution having a viscosity of 18 cst on the semiconductor substrate 1, the semiconductor substrate 1 is rotated at a rotational speed of 5500 rpm. By rotating for a second, the
b도는 감광막을 강하시키는 상태를 나타낸 것으로 54℃∼95℃ 사이의 온도를 유지하는 오븐(Oven)에서 15분 동안 가열냉각(annealing)한 저온열처리 방법에 의해 감광막의 강도를 높이는 것이다.b is a state in which the photoresist film is lowered, and the strength of the photoresist film is increased by a low temperature heat treatment method which is annealed for 15 minutes in an oven maintaining a temperature between 54 ° C and 95 ° C.
c도는 감광막층을 변형시키는 상태를 나타낸 것으로, 감광막(2)을 구성하는 요소중 광민감 요소(Photo-active element)를 파괴하기 위하여 모노클로로 벤젠(Momocloro benzene)에 5∼20분 동안 담그어 감광막층의 일부가 모노클로로 벤젠이 침투된 변형감광막(3)이 되도록 한다.c is a state in which the photoresist layer is deformed. The photoresist layer is immersed in monochlorobenzene for 5 to 20 minutes in order to destroy the photo-active element. Is part of the strain-sensitive
d도는 감광막의 강도를 회복시키는 상태를 나타낸 것으로, 모노클로로 벤젠으로 처리하는 상태에서 약화된 변형감광막(3)을 90℃로 유지된 오븐에서 10분동안 가열냉각하는 전열체(pre bake)방법에 의해 강도가 회복되도록 한다.d shows the state of restoring the strength of the photoresist film. In the pre bake method of heating and cooling the weakened modified
e도는 감광막의 일부를 노광시킨 상태를 나타낸 것으로, 크롬마스트를 통하여 일부만 선택적으로 노광(exposure)되도록하여 노광부(4)가 형성되게 한다.Figure e shows a part of the photosensitive film exposed, the exposure portion 4 is formed by selectively exposing only a portion through the chrome mast.
f도는 오우버행의 구조를 형성하는 상태를 나타낸 것으로, 알칼리 도가 0.30∼0.32인 MF-354 현상용액에서 20∼100초 동안 현상(development)시켜 금속층 접속공(2a)와 오우버행의 구조(3a)를 형성한후, 감광막(2), (3)의 표면에 묻어있는 현상용액을 물로 씻어내고, 질소가스를 물로 제거한다. 그리고 현상하는 과정에서 약화된 감광막(2), (3)을 90℃가 유지되도록 한 오븐에서 10분동안 가열냉각하는 고온열처리(postbake)방법에 의해 강도가 회복되도록 한다.Figure f shows the state of forming the overhang structure, which is developed for 20 to 100 seconds in the MF-354 developing solution having an alkalinity of 0.30 to 0.32 for the metal layer connection hole 2a and the
g도는 금속을 증착하는 상태를 나타낸 것으로, 금속층접속공(2a)과 오우버행(3a)이 형성된 감광막(2), (3)의 상면에 금속을 증착하여 금속층접속공(2a)에는 금속층(5)이 형성되면서 감광막(3)의 상면에는 금속층(5a)이 형성되도록 한다.g shows a state of depositing a metal. The metal is deposited on the upper surfaces of the
h도는 금속 배선을 형성하는 상태를 나타낸 것으로, 아세톤과 같은 용매로 감광막(2),(3)을 제거하는 리프트 오프공정을 시행하면서 금속층접속공(2a)에 증착된 금속층(5)은 고착된 상태를 유지하고 감광막(3)의 상면에 증착된 금속층(5a)은 제거되도록하여 원하는 형상의 금속배선을 형성한다.Figure h shows the state of forming the metal wiring, and the
제3도는 본발명의 공정중 노광시 사용하는 광접촉 정렬기를 나타낸 것으로, 광원인 램프(11)에서 발생된 자외선은 수집부(12)에서 일정한 범위에 모아지도록하여 다양한 파장의 자외선이 반사경(13)에서 모두 반사되도록 하고, 반사경(13)에서 반사된 자외선은 프라이 아이(Fiy's eye) 렌즈(14)에서 여과되어 300mm의 일정한 파장의 자외선만 통과 되도록하여 블록렌즈(15)와 필트(16) 및 오목렌즈(17)의 렌즈층을 통과하면서 범위가 정리되도록 한후, 반사경(18)에 반사되어 전면렌즈(19)를 통하여 감광막이 도포된 반도체 기판으로 전사되는 것이다. 이때의 노량에너지는 8.5mJ/cm이다.3 is a view illustrating an optical contact aligner used during the exposure of the present invention. The ultraviolet rays generated by the lamp 11, which is a light source, are collected in a predetermined range by the collecting unit 12, and ultraviolet rays of various wavelengths are reflected by the reflector 13. ), And the ultraviolet rays reflected from the reflector 13 are filtered out of the Fly's eye lens 14 to allow only ultraviolet rays of a constant wavelength of 300 mm to pass through the block lens 15 and the filter 16 and After passing through the lens layer of the concave lens 17 to arrange the range, it is reflected by the reflector 18 and transferred to the semiconductor substrate to which the photosensitive film is applied through the front lens 19. The amount of energy at this time is 8.5mJ / cm.
제4도는 본 발명의 공정중 모노크로로 벤젠에 담그는 시간에 따라 오우버행의 형태변화를 나타낸 것으로, (a)도는 저온열처리의 온도가 74℃이며 노광시간이 70초인 상태에서 5분동안 담근 상태이고, (b)도는 저온열처리의, 온도가 74℃이며, 노광시간이 70초인 상태에서 15분동안 담근 상태이다. 그러므로 모노크로로 벤젠이 담그는 시간이 증가할수록 오우버행(3a)의 두께가 증가함을 알 수 있고, 이는 담그는 시간이 길어질수록 모노클로로 벤젠의 침투 깊이가 증가하며, 침투된 용매는 감광막 내에 포함되어 있는 광에 민간한 원소를 파괴하여 모노클로로 벤젠이 침투되지 않은 층보다 침투된 층에서의 현상이 느리게 진행되었기 때문이다. 따라서 모노클로로 벤젠에 담그는 시간이 길어질수록 감광막의 적절한 선폭을 얻기 위한 현상시간이 길어지게 된다.Figure 4 shows the change in the shape of the overhang line according to the time of immersing in benzene in monochrome in the process of the present invention, (a) is a state of soaking for 5 minutes in the state of low temperature heat treatment is 74 ℃ and exposure time 70 seconds And (b) is a state of soaking for 15 minutes in a state of low temperature heat treatment with a temperature of 74 ° C. and an exposure time of 70 seconds. Therefore, it can be seen that as the immersion time of monobenzene increases, the thickness of the
제5도는 저온열처리의 온도에 따라 나타나는 오우버행의 형태변화를 나타낸 것으로, 모노클로로 벤젠에 담근 시간이 10분이고, 노광시간이 70초일 때 저온열처리를 54℃의 온도에서 행한 경우와 64℃에서 행한 경우를 예를 든 것으로, 저온열처리의 온도가 높을수록 감광막을 구성하는 분자의 결합밀도가 증가하여 감광막내로의 모노클로로 벤젠의 확산 속도가 감속되기 때문에 오우버행(3a)의 길이는 거의 변하지 않지만 온도가 증가할수록 오우버행(3a)의 두께가 얇아진다.5 shows the shape change of the overhang line according to the temperature of the low temperature heat treatment, when the low temperature heat treatment was performed at 54 ° C. and 64 ° C. when the exposure time was 70 seconds and the exposure time was 70 seconds. For example, as the temperature of the low temperature heat treatment increases, the bond density of the molecules constituting the photoresist film increases, and the diffusion rate of monochlorobenzene into the photoresist film is slowed down. As is increased, the thickness of the
제6도는 모노클로로 벤젠에 담근 시간과 저온열처리의 온도변화에 따라 오우버행이 길이와 감광막의 경사진 측면폭의 관계를 나타낸 것으로, 모노 클로로 벤젠에 5분, 15분, 20분 동안 각각 담근상태에서, 저온열처리의 온도를 50℃∼90℃ 사이로 변화시키면서 오우버행의 길이(X)와 감광막의 경사진 측면폭(Y)과의 비를 비교 하였다. Y/X비가 작을수록 반도체 기판의 표면에 증착된 금속막과 감광막이 접촉할 확률이 줄어들게 된다는 사실을 인지하고 있으므로 모노클로로 벤젠에 담근 시간이 5분인 경우에 오우버행의 두께가 가장 얇은 상태인 것을 감안하면 담금시간이 15분이고, 저온열처리의 온도가 64∼74℃인 조건에서 리프트 오프공정에 적절한 오우버행의 구조를 얻을 수 있다.6 shows the relationship between the length of the immersion in monochlorobenzene and the inclined lateral width of the photoresist film according to the temperature change of the low temperature heat treatment, and soaked in monochlorobenzene for 5 minutes, 15 minutes, and 20 minutes, respectively. The ratio of the length (X) of the overhang row to the inclined side width (Y) of the photosensitive film was compared while changing the temperature of the low temperature heat treatment between 50 ° C and 90 ° C. It is recognized that the smaller the Y / X ratio, the less the contact between the deposited metal film and the photoresist film on the surface of the semiconductor substrate. Therefore, when the time of soaking in monochlorobenzene is 5 minutes, the thickness of the overhang is the thinnest. In view of this, an overhang structure suitable for the lift-off process can be obtained under the condition that the immersion time is 15 minutes and the low temperature heat treatment temperature is 64 to 74 ° C.
제7도와 제8도는 현상시간의 경과에 따라 형상이 변화하는 상태를 나타낸 것으로, 저온열처리의 온도가 74℃이며, 모노클로로 벤젠에 담근 시간이 15분인 상태에서 형성한 2.8μl의 선폭을 갖는 오우버행을 70초동안 노광시킨후, 현상하는 과정에서 20초(t1), 30초(t2), 45초(t3), 89초(t4) 동안 현상한 상태를 제7a도, b도, c도, 및 d도에서 각각 나타내고 제도에서는 한꺼번에 비교하여 나타내었다.7 and 8 show a state in which the shape changes as the development time progresses. The ow having a line width of 2.8 μl formed in a state where the temperature of the low temperature heat treatment is 74 ° C. and the time of soaking in monochlorobenzene is 15 minutes is shown. After the exposure of the hanger for 70 seconds, the developed state for 20 seconds (t1), 30 seconds (t2), 45 seconds (t3), 89 seconds (t4) in the developing process is shown in Figure 7a, b, c , And d are shown respectively, and in the system, they are compared at once.
여기서 B와 C부분의 현상이 A부분보다 2배정도 빨리 진행됨을 알 수 있고, 이는 모노클로로 벤젠에 담글 때 모노클로로 벤젠에 의해 변형된 감광막이 변형되지 않은 감광막보다 느리게 진행되기 때문이다. 그리고 45초 이상 현상시킨 c도와 d도에서 감광막 형상의 가장자리 접촉부분이 반도체 기판과 분리되어 있으므로, 다음의 금속층 증착공정이 끝난 후, 용이하고 깨끗하게 리포트 오프 공정이 이루어지게 됨을 알수 있다.Here, it can be seen that the phenomenon of the B and C portion proceeds about twice as fast as the A portion, because the immersion in monochloro benzene proceeds slower than the unmodified photoresist. In addition, since the edge contact portion of the photosensitive film shape is separated from the semiconductor substrate at c and d degrees developed for 45 seconds or more, it can be seen that the report off process is easily and cleanly performed after the following metal layer deposition process is completed.
이와같이 감광막 형상은 가장자리 접촉부분이 반도체 기판과 분리된 현상을 제4도와 제5도에서도 나타난다. 제9도는 금속막을 증착한 후의 오우버행의 구조를 나타낸 것으로, AuGe의 금속을 2000Å 두께로 증착하면 반도체 기판 위에 증착된 금속층(5)가 감광막(2)위에 증착된 금속층(5a)은 서로 분리되어 있으며, 감광막 형상의 가장자리 접촉부분이 반도체 기판(1)과 분리되어 있음을 알 수 있다.As described above, the photoresist shape is also shown in FIGS. 4 and 5 in which the edge contact portion is separated from the semiconductor substrate. 9 shows the structure of the overhang after depositing the metal film. When the AuGe metal is deposited to a thickness of 2000Å, the
그러므로 아세톤과 같은 용매에 1분∼5분 정도 담그어 줌으로써 감광막 위에 증착된 금속층을 쉽게 제거할 수 있다.Therefore, the metal layer deposited on the photosensitive film can be easily removed by soaking for 1 to 5 minutes in a solvent such as acetone.
따라서 본 발명은 리프트 모프 공정을 이용하여 금속배선을 형성함에 있어서, 저온열처리의 온도는 55℃∼75℃에서 절절한 온도를 선택하고, 모노클로로 벤젠에 5∼15분 정도의 적당한 시간동안 담그고, 노광시간이 70∼100초 정도이고, 현상시간이 50∼80초인 상태에서 오우버행 구조를 형성시키면 다음의 금속층 증착 공정후에 용이하고 깨끗한 리프트 오프 공정이 이루어져 신뢰성이 있는 금속배선이 재현됨을 알 수 있다.Therefore, in the present invention, in forming the metal wiring by using the lift morph process, the temperature of the low temperature heat treatment is selected at an appropriate temperature from 55 ℃ to 75 ℃, immersed in monochloro benzene for a suitable time of about 5 to 15 minutes, exposure When the overhang structure is formed with the time of about 70 to 100 seconds and the developing time of 50 to 80 seconds, it can be seen that an easy and clean lift-off process is performed after the next metal layer deposition process, so that reliable metal wiring can be reproduced.
반도체소자용 금속배선의 형성방법Method of forming metal wiring for semiconductor device
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012068A KR920001914B1 (en) | 1989-08-24 | 1989-08-24 | Method of fabricating metal layer for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012068A KR920001914B1 (en) | 1989-08-24 | 1989-08-24 | Method of fabricating metal layer for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005439A KR910005439A (en) | 1991-03-30 |
| KR920001914B1 true KR920001914B1 (en) | 1992-03-06 |
Family
ID=19289202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012068A KR920001914B1 (en) | 1989-08-24 | 1989-08-24 | Method of fabricating metal layer for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920001914B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796501B1 (en) * | 2006-12-05 | 2008-01-21 | 동부일렉트로닉스 주식회사 | Method for forming metal pattern |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039598A (en) * | 2001-06-16 | 2002-05-27 | 손기혁 | Method of fabricating artificial suede using micro-fiber knitted work |
-
1989
- 1989-08-24 KR KR1019890012068A patent/KR920001914B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796501B1 (en) * | 2006-12-05 | 2008-01-21 | 동부일렉트로닉스 주식회사 | Method for forming metal pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005439A (en) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58219737A (en) | Method of forming pattern by lift-off using laser | |
| US4906552A (en) | Two layer dye photoresist process for sub-half micrometer resolution photolithography | |
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| CN1277287C (en) | Method for shrinking critical dimension of semiconductor devices | |
| KR920001914B1 (en) | Method of fabricating metal layer for semiconductor device | |
| US4243744A (en) | Microwave curing of photoresist films | |
| JPH0613356A (en) | Method of forming thin film pattern | |
| JPS6142914A (en) | Manufacture of semiconductor device | |
| JPS6045246A (en) | Formation of resist pattern | |
| JP3653960B2 (en) | Manufacturing method of semiconductor device | |
| JP2853101B2 (en) | Method for manufacturing semiconductor device | |
| JPS6029921B2 (en) | Diffraction grating manufacturing method | |
| KR100431992B1 (en) | Method for forming bit line bottom plug of semiconductor device Using the reticle | |
| JP2690805B2 (en) | Method for forming thick film metal wiring | |
| KR0140469B1 (en) | Photoresest pactterning method of semiconductor device | |
| KR100235936B1 (en) | Method for manufacturing resist pattern | |
| US20030059718A1 (en) | Method for forming a contact window in a semiconductor device | |
| JPH07201889A (en) | Method for manufacturing t-shaped gate by double exposure | |
| JPH0458170B2 (en) | ||
| JPS6086543A (en) | Formation of micropattern | |
| GB2023926A (en) | Conductors for semiconductor devices | |
| KR970054262A (en) | Ohmic electrode formation method of compound semiconductor device | |
| JPH1154615A (en) | Manufacture of semiconductor device | |
| KR0130386B1 (en) | Patterning method of photoresist | |
| JPS583252A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19971211 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |