KR920000388B1 - Apparatus detecting collision between data transmission - Google Patents

Apparatus detecting collision between data transmission Download PDF

Info

Publication number
KR920000388B1
KR920000388B1 KR1019890011019A KR890011019A KR920000388B1 KR 920000388 B1 KR920000388 B1 KR 920000388B1 KR 1019890011019 A KR1019890011019 A KR 1019890011019A KR 890011019 A KR890011019 A KR 890011019A KR 920000388 B1 KR920000388 B1 KR 920000388B1
Authority
KR
South Korea
Prior art keywords
data
output
line
transmitter
exclusive
Prior art date
Application number
KR1019890011019A
Other languages
Korean (ko)
Other versions
KR910003968A (en
Inventor
최상현
김지홍
이근양
Original Assignee
금성전선 주식회사
홍종선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성전선 주식회사, 홍종선 filed Critical 금성전선 주식회사
Priority to KR1019890011019A priority Critical patent/KR920000388B1/en
Publication of KR910003968A publication Critical patent/KR910003968A/en
Application granted granted Critical
Publication of KR920000388B1 publication Critical patent/KR920000388B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Abstract

The circuit outputs data after detecting collisions between transmitting and receiving data with real time. An output driving circuit drives a transmitter which is connected to the bus line of a computer. A part of the output data of the transmitter is supplied through a delay circuit to an input terminal of an exclusive OR gate. The other input terminal of the exclusive OR gate receives data from a data line, while the output of the exclusive OR gate is supplied to both a receiving interface line of a computer and to a detector which receives interrupt signals from the receiver.

Description

송·수신 데이터 충돌 감지회로Transmission and reception data collision detection circuit

제1도는 종래의 송, 수신 데이터 충돌 감지회로.1 is a conventional transmission and reception data collision detection circuit.

제2도는 본 발명에 따른 송, 수신 데이터 충돌 감지회로.2 is a transmission and reception data collision detection circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 송신기 2 : 출력 구동회로1: transmitter 2: output driving circuit

6 : 데이터라인 7 : 지연회로6: data line 7: delay circuit

8 : 배타적 오어게이트 9 : 검출기8: exclusive or gate 9: detector

본 발명은 1회선을 공용으로 하는 데이터 통신에서 네트워크 데이터 충돌 감지회로에 관한 것으로, 특히 실시간으로 데이터 충돌을 감지하여 송, 수신 데이터를 입출력하도록 한 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a network data collision detection circuit in data communication using one line in common, and more particularly, to a control circuit for detecting data collisions in real time and inputting and receiving data.

종래의 데이터 통신에서 네트워크 데이터 충돌 감지수단은 수신데이터를 일정한 기억장소에 저장한 후 송신 데이터와 비교하여 충돌여부를 판단하게 되므로 실시간 감지가 불가능하고 기억장소가 필요하므로 데이터의 고속 전송의 실현이 불가능한 결점이 있었다.In the conventional data communication, the network data collision detection means stores the received data in a certain storage location and compares the transmission data with the transmission data to determine whether there is a collision. There was a flaw.

종래의 기술 구성은 다음과 같으며, 제1도에 따라 설명하면 송신기(1)에는 송신데이터를 데이터라인(6)으로 송출하는 출력구동회로(2)와 이 송신 데이터를 일시 기억시키는 기억부(3)가 연결되고 데이터라인(6)에는 수신부 인터페이스 라인(6b)과 수신데이터를 일시 기억하는 기억부(5)가 연결되고 기억부(3,5)에는 송, 수신 데이터를 비교 판별하는 비교부(4)가 연결된 구성이다.The prior art configuration is as follows. Referring to FIG. 1, the transmitter 1 includes an output driver circuit 2 for transmitting transmission data to the data line 6 and a storage unit for temporarily storing the transmission data ( 3) is connected, and the data line 6 is connected to the receiver interface line 6b and a storage unit 5 for temporarily storing the received data, and the storage units 3 and 5 are comparison units for comparing and discriminating the transmitted and received data. (4) is connected.

상기한 구성에 의하면 컴퓨터 데이터 버스라인을 통해 송신기(1)에 전달되는 데이터의 일부가 일단은 기억부(3)의 기억장소에 기억되어진다.According to the above configuration, one part of the data transmitted to the transmitter 1 via the computer data bus line is stored at one end in the storage of the storage unit 3.

이 데이터의 신호형태는 바이패스 코딩(Biphase coding)의 일종인 멘체스터 코딩(Manchester coding) 방식으로서 이것은 2진 코드의 데이터에서 “θ”의 값은 212nsec로우레벨과, 212nsec하이레벨로 전송되며 2진 코드의 데이터에서 “1”의 값은 212nsec하이레벨과, 212nsec로우레벨로서 전송되어진다.The signal form of this data is a Manchester coding scheme, which is a type of biphase coding. In binary data, the value of "θ" is transmitted at 212nsec low level and 212nsec high level. The value of "1" in the data of the code is transmitted as 212nsec high level and 212nsec low level.

이렇게 전달된 데이터는 데이터라인을 통해 전송되는 신호의 전송속도인 2.38MHz로 분주되어진 클럭신호와 함께 송신기(1)에 인가되면 타컴퓨터와 연결하는 데이터라인(6)을 위한 전기적인 인터페이스로서 동작하여 송출하게 되는 것이다.When the data is transmitted to the transmitter 1 together with a clock signal divided at 2.38 MHz, which is a transmission rate of a signal transmitted through the data line, the data is operated as an electrical interface for the data line 6 to be connected to another computer. It will be sent.

이때 주변장치 및 타컴퓨터로부터 송출되는 데이터가 데이터라인(6)을 통해 컴퓨터에 전달되어질때 수신되는 데이터의 일부가 기억부(5)의 일정기억 장소에 기억되어진다.At this time, when the data transmitted from the peripheral device and the other computer is transferred to the computer through the data line 6, a part of the received data is stored in a predetermined storage location of the storage unit (5).

따라서 상기와 같이 기억부(3,5)에 기억된 데이터는 비교기(4)에서 비교되어지게 된다.Therefore, the data stored in the storage units 3 and 5 as described above are compared in the comparator 4.

즉 송신기(2)에서 송출되는 데이터가 있을 때 주변기기 또는 타 컴퓨터등으로부터 수신되는 데이터가 있을때에는 상기와 같이 비교기(4)에서 비교된 신호가 별도의 충돌 표시 출력 신호를 발생시켜 알려주게 되면서 이 충돌표시 출력신호는 컴퓨터에 입력되어져 수신 인터페이스 라인과 컴퓨터 데이터 버스라인을 통해 입력되는 데이터를 제어하게 하는 것이다.In other words, when there is data transmitted from the transmitter 2, when there is data received from a peripheral device or another computer, the signal compared by the comparator 4 generates a separate collision indication output signal as described above to inform the collision. The display output signal is input to a computer to control data input through the receiving interface line and the computer data bus line.

이와 같은 종래의 기술 구성에 의한 송수신 데이터 충돌 감지에 의하면 전기한 바와 같이 별도의 송수신 데이터를 기억시킨 후 비교 검출하는 수단이 필요하게 됨으로 구현되는 구성요소가 복잡하거나 또는 원가가 상승되는 결점이 있게 되는 것이다.As described above, according to the transmission and reception data collision detection according to the prior art configuration, as described above, a means for storing the transmission and reception of separate transmission and reception data is required, and thus, the component to be implemented is complicated or the cost increases. will be.

이에 본 발명에서는 종래와 같은 문제점을 해소하기 위해 제2도와 같이 지연회로부를 갖는 배타적 논리 비교 검출회로를 구성시켰다.Accordingly, in the present invention, an exclusive logic comparison detection circuit having a delay circuit portion as shown in FIG.

컴퓨터 데이터 버스라인에 연결되는 송신기(1)에 출력구동회로(2)를 연결하여 데이터라인(6)에 연결시키되 송신기(1)에서 송출되는 데이터의 일부가 지연회로(7)를 통해 배타적 오어게이트(8)의 일단에 전달되게 접속하고 그 타단은 데이터 라인(6)에 연결하여 수신데이터가 전달되게 하며, 배타적 오어게이트(8)의 출력단은 송신기(1)에서의 인터럽트 신호가 전달되는 검출기(9)와 컴퓨터 수신부 인터페이스라인(6b)에 연결하여 구성한다.The output drive circuit 2 is connected to the data line 6 by connecting the output driver circuit 2 to the transmitter 1 connected to the computer data bus line, and a part of the data transmitted from the transmitter 1 is exclusively through the delay circuit 7. (8) is connected to one end and the other end thereof is connected to the data line (6) so that the received data is delivered, and the output terminal of the exclusive or gate (8) is a detector to which the interrupt signal from the transmitter (1) ( 9) and the computer receiver interface line 6b.

이러한 구성을 갖는 데이터 충돌감지회로에 의하면 송신기(1)에서 출력되는 멘체스터 코딩(Manchester coding) 방식의 데이터가 출력 구동회로(2)를 통해 데이터라인(6)으로 송출되어질때, 송신기(1)에서 출력되는 데이터 신호의 일부가 지연회로(7)를 통해 배타적 오어게이트(8)의 일단에 입력되어진다.According to the data collision detection circuit having such a configuration, when the Manchester coding type data output from the transmitter 1 is transmitted to the data line 6 through the output driving circuit 2, the transmitter 1 A part of the output data signal is input to one end of the exclusive or gate 8 via the delay circuit 7.

또한 출력 구동회로(2)에서 데이타라인(6)으로 출력되는 송출신호의 일부 또한 배타적 오어게이트(8)에 입력이 되어진다.In addition, a part of the transmission signal output from the output driving circuit 2 to the data line 6 is also input to the exclusive or gate 8.

이때 지연회로(7)에서의 지연시간과 출력 구동회로(2)를 통해 전달되는 지연시간이 같다면 배타적 오어게이트(8)에 인가되는 각각의 신호는 같게 되므로 배타적 오어게이트(8)의 출력은 로우레벨의 신호가 되어진다.At this time, if the delay time in the delay circuit 7 and the delay time transmitted through the output driving circuit 2 are the same, each signal applied to the exclusive or gate 8 becomes the same, so that the output of the exclusive or gate 8 is It becomes a low level signal.

즉 동축선인 데이터라인(6)을 통해 전송되는 신호의 전송속도인 2.38MHz로 분주된 송출신호와 포함된 데이터 신호에서 예로서 데이터 신호의 1 비트가 2진 코드로 θ라고 가정할 때 그 값은 212nsec 로우레벨과 212nsec하이레벨로 나타나게 된다.That is, in the transmission signal divided at 2.38 MHz, which is the transmission rate of the signal transmitted through the coaxial data line 6, and the included data signal, for example, one bit of the data signal is assumed to be θ as a binary code. 212nsec low level and 212nsec high level.

이 데이터 신호가 지연회로(7)와 출력 구동회로(2)를 통해 배타적 오어게이트(8)에 전달되어질때 지연시간이 같을 때에는 출력신호는 로우레벨의 신호가 되는 것이다.When this data signal is transmitted to the exclusive or gate 8 through the delay circuit 7 and the output driver circuit 2, the output signal becomes a low level signal when the delay time is the same.

이 로우레벨의 출력신호는 수신부 인터페이스 라인(6b)을 통해 컴퓨터의 수신부에 입력되어져 동작대기 상태로 유지시키게 된다.This low level output signal is input to the receiving unit of the computer via the receiving unit interface line 6b to maintain the operation standby state.

이와 같이 데이터 송신중에 타컴퓨터로부터 송출되는 데이터 데이터라인(6)을 통해 수신되어지면, 바이패스라인(6a)을 통해 배타적 오어게이트(8)의 타단에 입력이 되어진다.In this way, when data is received through the data data line 6 transmitted from another computer during data transmission, the other end of the exclusive or gate 8 is input via the bypass line 6a.

이때 바이패스라인(6a)을 통해 수신되는 데이터도 본 발명의 컴퓨터에서 수신부가 정보를 판별할 수 있도록 DFT통신 프로토콜에 준하여 분주된 데이터 신호로서 전달되어지기 때문에 출력 구동회로(2)를 통해서 출력되는 데이터와 수신되는 데이터의 주기적인 인터럽트 신호는 다르게 나타나게 된다.In this case, the data received through the bypass line 6a is also output through the output driving circuit 2 because the data is transmitted as a divided data signal according to the DFT communication protocol so that the receiver can determine the information in the computer of the present invention. The periodic interrupt signal of the data and the received data will appear differently.

따라서 배타적 오어게이트(8)의 출력은 하이레벨의 상태가 되어지게 된다.Therefore, the output of the exclusive or gate 8 is in a high level state.

그러면 검출기(9)는 배타적 오어게이트(8)의 출력신호로서 송신기(1)에서 데이터가 송출되어질때 송수신데이터 충돌의 실시간을 감지하게 된다.Then, the detector 9 detects the real time of the transmission / reception data collision when data is transmitted from the transmitter 1 as the output signal of the exclusive or gate 8.

이렇게 감지되면, 충돌표시 출력신호로서 컴퓨터에 수신데이터가 있음을 알려주게 되어 송수신 데이터의 입출력을 제어하게 된다.When detected as such, it is notified that the computer has received data as a collision display output signal, thereby controlling the input and output of the transmission and reception data.

이와 같은 송수신 데이터 감지수단에 의하면 기억장소가 필요 없으므로 데이터의 고속 전송시 송수신 실시간을 감지할 수 있는 잇점이 있게 된다.Since the transmission and reception data detection means does not require a storage location, there is an advantage that the transmission and reception of the data can be detected at the time of high-speed transmission of data.

Claims (1)

컴퓨터 데이터 버스라인에 연결되는 송신기(1)에 출력 구동회로(2)를 연결하여 데이터라인(6)에 연결시키되 송신기(1)에서 송출되는 데이터의 일부가 지연회로(7)를 통해 배타적 오어게이트(8)의 일단에 전달되게 접속하고, 그 타단은 데이터 라인(6)에 연결하여 수신데이터가 전달되게 하며, 배타적 오어게이트(8)의 출력단은 송신기(1)에서의 인터럽트 신호가 전달되는 검출기(9)와 컴퓨터 수신부 인터페이스라인(6b)에 연결하여 구성되는 것을 특징으로 하는 송, 수신 데이터 충돌 감지회로.The output drive circuit 2 is connected to the data line 6 by connecting the output driving circuit 2 to the transmitter 1 connected to the computer data bus line, but a part of the data transmitted from the transmitter 1 is exclusively through the delay circuit 7. One end of (8) is connected, and the other end thereof is connected to the data line (6) to receive the received data, and the output of the exclusive or gate (8) is a detector to which an interrupt signal from the transmitter (1) is transmitted. (9) a transmission and reception data collision detection circuit, characterized in that it is connected to the computer receiving interface line (6b).
KR1019890011019A 1989-07-31 1989-07-31 Apparatus detecting collision between data transmission KR920000388B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011019A KR920000388B1 (en) 1989-07-31 1989-07-31 Apparatus detecting collision between data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011019A KR920000388B1 (en) 1989-07-31 1989-07-31 Apparatus detecting collision between data transmission

Publications (2)

Publication Number Publication Date
KR910003968A KR910003968A (en) 1991-02-28
KR920000388B1 true KR920000388B1 (en) 1992-01-13

Family

ID=19288672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011019A KR920000388B1 (en) 1989-07-31 1989-07-31 Apparatus detecting collision between data transmission

Country Status (1)

Country Link
KR (1) KR920000388B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267344B1 (en) * 1997-06-25 2000-10-16 윤종용 Apparatus and method for collision protecting of transmitting data in hdlc bus structured switching system

Also Published As

Publication number Publication date
KR910003968A (en) 1991-02-28

Similar Documents

Publication Publication Date Title
US4761800A (en) Method and apparatus for detecting a rate of data transmission
US4903016A (en) Communication control unit
US5493571A (en) Apparatus and method for digital communications with improved delimiter detection
EP0476444B1 (en) Optical transceiver
US5889817A (en) Communication system with data comparison circuit
US6542947B1 (en) Data bus for serial data transmission
US6678477B1 (en) Spatial transmission optical transceiver
EP0893019B1 (en) Multiplex communication interface circuit and method
CA1324690C (en) Optical fiber bus controller
US5212685A (en) Control circuit for half-duplex/simplex interface in communication system
KR920000388B1 (en) Apparatus detecting collision between data transmission
US5068820A (en) Data transfer system having transfer discrimination circuit
KR920007098B1 (en) Method for transmitting data and data transmitting apparatus induding erroneous data distribution detector
EP1305922B1 (en) Ground level shift detection in can systems
JP3252556B2 (en) Communication device
KR940006657Y1 (en) Selecting circuit of information i/o
KR100290677B1 (en) Automatic restart apparatus of fifo(first input first output) device
KR950003519B1 (en) Data error examining method in control system
KR0161698B1 (en) Data transmit/receive method using unit bus and its apparatus
KR0142527B1 (en) Bus interface circuit for interfacing two bus system
JP2002094535A (en) Error code transmitter and its method
CN116185936A (en) SPI communication data receiving and transmitting abnormity detection control system and detection method
JPH10285245A (en) Automatic data reception timing discriminating system
KR0128896B1 (en) Apparatus of remote transeiver with cascade connection
KR19980031007A (en) Stuff Bit Circuit for Universal Serial Bus

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010112

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee