KR920000354Y1 - 비디오 신호용 클램프 회로 - Google Patents
비디오 신호용 클램프 회로 Download PDFInfo
- Publication number
- KR920000354Y1 KR920000354Y1 KR2019880021773U KR880021773U KR920000354Y1 KR 920000354 Y1 KR920000354 Y1 KR 920000354Y1 KR 2019880021773 U KR2019880021773 U KR 2019880021773U KR 880021773 U KR880021773 U KR 880021773U KR 920000354 Y1 KR920000354 Y1 KR 920000354Y1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- clamp
- input
- output
- kid
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
제 1도는 종래의 비디오 신호용 클램프 회로도.
제 2도는 본 고안의 비디오 신호용 클램프 회로도.
제 3도는 본 고안의 비디오 신호용 클램프 회로의 응용 시스템 개략도이다.
* 도면의 주요부분에 대한 부호의 설명
A : 입력 버퍼부 B : 레벨 시프트부
C : 레벨출력부
본 고안은 키드 클램프(Keyed Clamp)입력과 피크 클램프(Peak Clamp)입력을 갖는 비디오 신호용 클램프 회로에 관한 것으로, 임의의 외부신호 레인지를 A/D변환기(아날로그/디지탈 변환기)의 입력 다이나믹 레인지로 변환하는데 사용되는 비디오 신호용 클램프 회로에 관한 것이다.
종래의 비디오 신호용 클램프 회로는 제1도에 도시된 바와 같이 키드 펄스신호 (1) 및 클램프 레벨 입력(2)를 클램프 회로에 인가하고, 피크 클램프 레벨(3)을 오픈시키면 트랜지스터(Q11)이 턴온되어 대부분의 전류(Io)가 트랜지스터(Q6)를 동해 흐르게 되고, 클램프 레벨(2)은 다이오드(D2)와 트랜지스터(Q6)를 거쳐 크램프 레벨출력(4)에 나타난다.
또한, 키드 펄스신호(1)를 로우레벨로 두고, 클램프 레벨(2) 및 피크레벨(3)입력을 가하면 클램프 레벨(2)은 다이오드(D3)와 트랜지스터(Q7)를 거쳐 클램프 레벨 출력(4)에 나타난다.
그러나, 이와 같은 일련의 동작에서 키드 펄스신호를 양레벨에서 음(-)레벨로 이동시켜 트랜지스터(Q3-Q11)를 스위칭시키고, 트랜지스터(Q6, Q7)에 걸리는 내압을 줄이기 위하여 구성소자들이 많이 필요함으로 회로가 복잡해지며, 두개의 파워 서플라이를 사용하여 전력소모의 증가를 가져오는 결점이 있다.
또한, 임의의 레벨을 갖는 아날로그 신호에 대하여는 A/D변환기(naloge to Digital Converter)의 입력 다이나믹 레인지로의 변환이 어려워, 비디오 신호인 휘도신호(luminance Signal ; Y), 적색 색차신호(R-Y),청색 색차신호(B-Y)와 같은 아날로그 신호를 양자화시키기에는 적당하지 못한 결점이 있다.
따라서, 본 고안은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 키드 클램프 입력과 피크 클램프 입력 기능을 가지며 임의로 입력되는 신호에 대한 레벨차를 제거하도록 하여 비디오 신호를 A/D변환기가 양자화시키기에 접합한 레벨로 변환시키기 위한 비디오 신호용 클램프 회로를 제공하는데 그 목적이 있다.
이하 첨부 도면에 의거하여 본 고안을 상세히 설명하면 다음과 같다.
제2도는 본 고안의 비디오 신호용 클램프 회로의 상세 회로도이고, 제3도는 본 고안의 비디오 신호용 클램프 회로가 응용된 시스템의 개략 블록도이다.
제2도에 도시된 비디오 신호용 클램프 회로는 TTL(Transistor Transistor Logic)레벨 키드 클램프 입력(10)을 기준전압(Vref1)과 레벨 비교를 하여 ECL(Emi tter Couple logic)레벨로 변화시키도록 트랜지스터(Q31-Q34) 및 저항소자(R1-R3)을 포함하는 입력 버퍼부(A)와, 입력 버퍼부(A)를 거친 신호가 레벨 출력부(C)의 트랜지스터(Q39,Q40)을 포화(Saturation)시키지 않도록 하기 위해 신호레벨을 이동시키는 트랜지스터(Q35,Q36) 및 다이오드(D31-D36)으로 구성된 레벨 시프트부(B)와, 각각의 키드펄스 동작 및 피크 클램프 동작시에 클램프 입력 레벨(20)이 클램프 레벨 출력(40)에 그대로 나타내기 위해 트랜지스터(Q37, Q41), 다이오드(D37-D42) 및 저항소자(R4,R5)을 포함하는 레벨 출력부(C)로 구성되어 있다.
이와 같이 구성된 본 고안의 동작을 제2도 내지 제3도에 의거하여 상세히 설명한다.
먼저, 키드 클램프 입력(10)의 하이 레벨이고, 피크 클램프 입력(30)를 오픈시킬 경우 클램프 레벨 입력(20)이 클램프 레벨출력(40)에 나타나는 과정을 살펴보면, 입력된 키드 클램프 입력(10)은 키드 클램프 펄스 레벨과 트랜지스터(Q33)의 VBE, 즉 V10+VQ33BE전압이 트랜지스터(Q32)의 베이스에 인가되어 트랜지스터(Q31)의 베이스에 걸려 있는 기준전압(Verf1)과 비교하게 된다.
따라서 키드 클램프 입력(10)의 펄스 전압이 기준전압(Vref1)보다 높거나, 같으면 입력신호는 충분한 스위칭 마진을 갖도록 에미터, 베이스 전압만큼 상승시키기 위해 트랜지스터(Q33)을 거치면서 1VBE전압 상승 트랜지스터(Q31,Q32)및 저항소자(R1,R2)을 포함하는 입력버퍼부(A)를 스위칭시켜 I1X Rz=△V 만큼의 전압스위칭(Voltage Swing)을 갖는 내부회로의 빠른 스위칭을 위한 ECL 레벨로 변환된다.
그리고 기준전압 (Vrefl)은 키드 클램프 입력(10)의 펄스전압이 로우레벨일때, 트랜지스터(Q34) 및 저항(R3)을 통해 흐를 수 있는 최대입력 로우전류를 결정하는 기준전압으로서 저항(R3)를 통해 흐르는 전류는,이다.
또한 Vref2는 키드 클램프 입력(10)이 오픈된 경우 레벨 출력부(C)의 트랜지스터(Q40)가 오프되도록 하여 클램프 레벨출력(40)이 플로팅 상태가 되도록 한다.
그후, 입력버퍼부(A)의 출력신호는 트랜지스터(Q39,Q40)의 포화를 방지하기 위해 레벨 시프트부(B)의 트랜지스터(Q35,Q36)및 다이오드(D31-D36)를 거쳐 신호레벨이 이동된다. 즉, 입력버퍼부(A)의 출력신호는 레벨 시프트부(B)의 트랜지스터(Q35)의 VBE와 다이오드(D31-D33)의 드레시 홀드전압(3VD)만큼 하강한다. 그후 레벨 시프트된 신호는 레벨 출력부(C)의 트랜지스터(Q40)의 베이스에 인가되어 레벨출력부(C)의 트랜지스터(Q40)은 턴온 상태가 되므로 전류(I2)는 대부분 트랜지스터(Q38)을 통해 공급된다.
이에 따라 클램프 레벨 입력(20)은 트랜지스터(Q37)의 VBE전압이 강하되고, 다이오드(D39,D40)의 전압(2VD)상승 및 트랜지스터(Q38)의 VBE전압강하에 의해 클램프 레벨출력(40)에는 거의 그대로 나타낸다.
그후 클램프 레벨출력(40)은 제3도에 도시된 바와 같이 A/D 변환기의 입력단에 공급된다. A/D 변환기 입력단에는 비디오신호(Y, R-Y, B-Y)입력단과 클램프 레벨출력(40)의 인가점 사이에 캐패시터(C1-C3)가 설치되어 클램프 레벨출력(40)에 의해 임의의 레벨로 입력되는 비디오 신호의 레벨차가 줄어든다. 여기서, 레벨차는으로 나타난다.(미설명 부호 S2, S2및 S3는 스위치(SW)의 제어신호 이다).
한편, 피크 크램프 입력(30)을 동작시키기 위해서는 키드 펄스 입력(10)을 로우레벨로 두고, 피크 클램프 입력(30)의 외부에 적당한 저항을 직렬로 연결하며, 저항의 끝단자를 전원(Vcc)에 연결시켜 사용한다.
클램프 레벨 입력(20)은 트랜지스터(Q37)의 VBE전압이 강하되고, 다이오드 (D41, D42)의 전압 상승 및 트랜지스터(Q41)의 VBE전압강하에 의해 클램프 레벨출력 (40)에 클램프 레벨 입력(20)이 거의 그대로 나타낸다.
이때, 키드 펄스 입력(10)이 로우레벨이므로 트랜지스터(Q39)가 포화(Satur ation)상태로 들어가지 않도록 트랜지스터(Q35,Q36), 다이오드(D31-D36)으로 레벨 시프트 시킨다. 그리고, 다이오드(D37,D38)은 클램프 레벨입력(20)의 과전압 입력에 대한 회로 보호용을 겸하고 있다.
상술한 바와 같이 본 고안에 의하여, 클램프 회로에 키드 클램프 입력과 피크 클램프 입력 기능을 갖고 있어 임의로 입력되는 신호에 대한 레벨차를 제거하여 A/D 변환기의 입력 다이나믹 레인지로의 변환이 용이하고, 구성소자의 감소 및 하나의 파워 서플라이를 사용하여 전력의 소모를 감소시키며, 임의의 신호를 입력시켜 A/D변환기가 아날로그 신호를 양자화시키기에 알맞는 레벨로 변환시키는 효과가 있다.
Claims (3)
- TTL레벨의 키드 클램프 입력(10)을 기준전압(Vref1)과의 비교에 의해 고속 스위칭 동작용 ECL레벨로 변환시키기 위한 입력버퍼부(A)와, 상기 입력버퍼부(A)의 출력레벨을 하강 이동시키기 위한 레벨 시프트부(B) 및 상기 레벨 시프트된 레벨 시프트 (B)의 출력에 따라 소정의 클램프 레벨 입력(20)을 클램프 레벨 출력(40)으로서 출력하기 위한 레벨 출력부(C)로 구성되는 것을 특징으로 하는 비디오 신호용 클램프 회로.
- 제1항에 있어서, 상기 입력 버퍼부(A)는 상기 키드 클램프 입력(10)의 레벨 상승을 위한 레벨상승수단(Q33)및 상기 레벨상승수단(Q33)에 의해 레벨상승된 키드 입력펄스(10)가 일 입력단자에 공급되고 다른 입력단자에 기준전압(Vref1)이 인가되는 차동증폭기(Q31, Q32, R1,R2, I1)로 구성되는 것을 특징으로 하는 비디오 신호용 클램프 회로.
- 제1항에 있어서, 상기 레벨 출력부(C)는 상기 레벨 시프트된 레벨 시프트부(B)의 출력에 따라 스위칭되는 1쌍의 스위칭 트랜지스터(Q39, Q40)와, 상기 스위칭 트랜지스터(Q39,Q40)의 부하로 구성되어 상기 키드 클램프 입력(10)이 하이레벨인 경우 상기 클램프 레벨 입력(20)을 상기 클램프 레벨출력(40)으로 출력하기 위한 수단(Q37, Q36, R4, D37, D38, D39, D40)으로 구성되는 것을 특징으로 하는 비디오 신호용 클램프 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880021773U KR920000354Y1 (ko) | 1988-12-28 | 1988-12-28 | 비디오 신호용 클램프 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880021773U KR920000354Y1 (ko) | 1988-12-28 | 1988-12-28 | 비디오 신호용 클램프 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900013745U KR900013745U (ko) | 1990-07-06 |
KR920000354Y1 true KR920000354Y1 (ko) | 1992-01-15 |
Family
ID=19282613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880021773U KR920000354Y1 (ko) | 1988-12-28 | 1988-12-28 | 비디오 신호용 클램프 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920000354Y1 (ko) |
-
1988
- 1988-12-28 KR KR2019880021773U patent/KR920000354Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900013745U (ko) | 1990-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
US20110074485A1 (en) | Semiconductor circuit | |
US5084700A (en) | Signal clamp circuitry for analog-to-digital converters | |
US4384219A (en) | Voltage comparator hysteresis control circuit | |
KR920004347B1 (ko) | 아나로그/디지탈변환회로 | |
KR920000354Y1 (ko) | 비디오 신호용 클램프 회로 | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
KR910009067B1 (ko) | A/d변환기 | |
US4908857A (en) | Isolated drive circuit | |
US4379240A (en) | Latching pulse width modulation comparator | |
IE903582A1 (en) | Ecl-ttl signal level converter | |
EP0751652B1 (en) | Short circuit protection of an audio/video data bus | |
US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
US4520278A (en) | Electronic switch | |
US4082964A (en) | Diode switch | |
US5227680A (en) | ECL/TTL translator circuit | |
KR900015440A (ko) | 차동 증폭기 | |
JPH0410767B2 (ko) | ||
KR850002016Y1 (ko) | 비데오 전화기의 잡음신호 제거회로 | |
SU1725384A1 (ru) | Трехстабильный аналоговый коммутатор | |
JP2680940B2 (ja) | D/a変換器 | |
SU1173545A1 (ru) | Транзисторный ключ | |
SU1133662A2 (ru) | Высоковольтный переключатель | |
SU1582350A1 (ru) | Коммутатор напр жени | |
SU1670784A1 (ru) | Двухтактное ключевое устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20011207 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |