Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사filedCritical정용문
Priority to KR1019900007530ApriorityCriticalpatent/KR910021067A/en
Publication of KR910021067ApublicationCriticalpatent/KR910021067A/en
직렬인터페이스 장치의 전송클럭 검색회로Transmission Clock Search Circuit of Serial Interface Device
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.
제2도는 본 발명의 구체회로도.2 is a detailed circuit diagram of the present invention.
제3도는 제2도 각부의 제1동작 파형도.3 is a first operation waveform diagram of each part of FIG.
Claims (1)
직렬데이타 전송시 하이상태로 천이하여 전송요구 신호를 발생하며 하이상태 응답신호 수신시 직렬전송클럭에 동기시켜 데이타를 전송하는 송신부(10)와, 상기 하이상태 요구신호 수신기, 소정주기를 갖는 하이상태 응답신호를 발생하며, 전송되는 직렬데이타를 수신하여 처리하는 수신부(20)를 구비한 직렬인터페이스 장치에 있어서, 상기 응답신호를 세트단으로 연결하는 동시에 반전된 응답신호 및 전송클럭을 각각 입력단 및 클럭단으로 연결하여 응답신호가 로우상태일시 세트되어 하이상태의 제어신호를 발생하며 응답신호가 하이상태로 천이될시 최초 전송클럭이 발생되는 시점에서 로우상태로 천이되는 제어신호를 발생하여 상기 수신부(20)로 인가하는 수단과, 상기 로우상태 제어신호 발생시점에서 클리어 해제되어 상기 전송클럭을 계수하며 계수클럭수가 1블럭 단위일시에만 전송클럭이 정상임을 표시하는 검색신호를 발생하여 상기 수신부(20)로 인가하는 수단을 구비하여 수신부(20)에서 상기 응답신호 송신후 일정시점에서 상기 제어신호 및 검색신호를 분석하여 전송클럭의 정상유무를 판단할 수 있도록 동작함을 특징으로 하는 직렬인터페이스 장치의 전송클럭 검색회로.Transmitting unit 10 which transmits data in synchronization with a serial transmission clock when a high state response signal is received and transitions to a high state during serial data transmission, and the high state request signal receiver has a predetermined period. A serial interface device having a receiving unit 20 that generates a response signal and receives and processes transmitted serial data, wherein the response signal is connected to a set terminal and an inverted response signal and a transmission clock are respectively input and clocked. When the response signal is set in a low state by generating a control signal in a high state, and generates a control signal that transitions to a low state when the first transmission clock is generated when the response signal transitions to a high state, the receiving unit ( 20) and cleared at the time of the low state control signal generation to count the transmission clock. Means for generating a search signal indicating that the transmission clock is normal only when the count clock number is one block unit, the means for applying to the receiving unit 20, the control signal and the search at a certain time after receiving the response signal from the receiving unit 20 A transmission clock search circuit of a serial interface device, characterized in that it operates so as to determine whether a transmission clock is normal by analyzing a signal.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019900007530A1990-05-241990-05-24
Transmission Clock Search Circuit of Serial Interface Device
KR910021067A
(en)