KR910014821A - D램의 리프레쉬 회로 - Google Patents
D램의 리프레쉬 회로 Download PDFInfo
- Publication number
- KR910014821A KR910014821A KR1019900000263A KR900000263A KR910014821A KR 910014821 A KR910014821 A KR 910014821A KR 1019900000263 A KR1019900000263 A KR 1019900000263A KR 900000263 A KR900000263 A KR 900000263A KR 910014821 A KR910014821 A KR 910014821A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh circuit
- ram refresh
- max
- slow
- circuit
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 D램의 리프레쉬 회로도, 제2도는 본 발명에 따른 동작 설명도.
Claims (1)
- (Power Fail Output)시그날로 노말 리프레쉬 회로(1)와 슬로우 리프레쉬 회로(1)를 셀렉트하는 MAX690(4)과, 상기 MAX 690(4)에 의해 셀렉트되어 RAS온리(only) 리프레쉬하는 노말 리프레쉬회로(1)와, 상기 제너레이터 MAX 690(4)에 의해 셀렉트되어비포(before)리프레쉬하는 슬로우 리프레쉬회로(2)를 포함하여 갑작스런 전원 오프시에도 D램(3)의 데이타를 보존하도록 구성된 것을 특징으로 하는 D램의 리프레쉬회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900000263A KR910014821A (ko) | 1990-01-10 | 1990-01-10 | D램의 리프레쉬 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900000263A KR910014821A (ko) | 1990-01-10 | 1990-01-10 | D램의 리프레쉬 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910014821A true KR910014821A (ko) | 1991-08-31 |
Family
ID=67468198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900000263A KR910014821A (ko) | 1990-01-10 | 1990-01-10 | D램의 리프레쉬 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910014821A (ko) |
-
1990
- 1990-01-10 KR KR1019900000263A patent/KR910014821A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002306A (ko) | 리프레쉬 제어회로 | |
| KR970051141A (ko) | 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치 | |
| KR930005013A (ko) | 강유전성 회로를 위한 기준전압의 동적 조정 | |
| KR890008830A (ko) | 가상형 스태틱 반도체기억장치 | |
| KR840005234A (ko) | 어드레스 변환 제어방식 | |
| KR870008314A (ko) | 반도체 기억장치 | |
| KR920002393A (ko) | 자동차용 입력인터페이스 | |
| KR910008730A (ko) | 반도체 기억장치 | |
| KR890004333A (ko) | 반도체 메모리 장치 | |
| KR910014821A (ko) | D램의 리프레쉬 회로 | |
| KR970051265A (ko) | 반도체 메모리 장치의 초기화 회로 | |
| KR940016833A (ko) | 다이나믹 램 셀 | |
| KR940022552A (ko) | 다이나믹형 반도체 메모리 | |
| KR850007149A (ko) | 어드레스천이 검지회로 | |
| KR910006909A (ko) | 디스플레이 제어장치 | |
| KR860002754A (ko) | 음극선관 디스플레이 시스템에서 선그림과 텍스트를 혼합하는 시스템 | |
| KR970008181A (ko) | 페이지 힡율이 개선된 디램 컨트롤러의 동작 방법 | |
| KR910013276A (ko) | 반도체 집적 회로 장치 | |
| KR880008331A (ko) | 다이나믹 램 | |
| KR970071802A (ko) | 동기식 디램(sdram)의 리프래쉬 장치 | |
| KR960042725A (ko) | 외부전원전압을 워드라인구동전압으로 사용하는 반도체 메모리 | |
| KR970051225A (ko) | 다이나믹 로우어드레스버퍼의 제어방법 | |
| KR970012222A (ko) | 리니어 폰트 어드레스 발생회로 | |
| KR920005148A (ko) | D램의 이중 워드라인 승압회로 | |
| KR870000637A (ko) | 씨.알.티 터미널의 한글문자 합성장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |