Claims (4)
데이터 전송 라인에 연결된 인터페이스 회로(1), 제어신호 전송라인에 연결된 제어 신호 발생회로(2), 상기 인터페이스 회로(1) 및 제어 신호 발생회로(2)에 연결되어 데이터를 래치하는 래치회로(4), 상기 래치회로(4)의 출력에 연결되어 상기 래치회로(4)로부터 각각의 회로에 전달된 데이터를 저장하여 상기 인터페이스 회로(1)에 보내주는 버퍼회로(3), 상기 래치회로(4)에 연결되어 데이터를 D/A변환하는 D/A변환회로(6) 및 상기 D/A변환회로(6)에 연결되어 클럭을 발생시키는 OVCXO(7)(Over Voltage Controlled X-tal Oscilltor)로 구성된 것을 특징으로 하는 클럭발생장치.An interface circuit 1 connected to a data transmission line, a control signal generation circuit 2 connected to a control signal transmission line, a latch circuit 4 connected to the interface circuit 1 and a control signal generation circuit 2 to latch data; A buffer circuit 3 connected to an output of the latch circuit 4 to store data transferred from the latch circuit 4 to each circuit and to send the data to the interface circuit 1, the latch circuit 4. D / A conversion circuit (6) connected to the D / A conversion data and OVCXO (7) (Over Voltage Controlled X-tal Oscilltor) connected to the D / A conversion circuit (6) to generate a clock. Clock generator, characterized in that configured.
제1항에 있어서, 상기 래치회로(4)와 버퍼회로(3)에 연결되어 데이터를 가시화하는 가시회로(5)를 더 포함하는 것을 특징으로 하는 클럭발생장치.2. The clock generator according to claim 1, further comprising a visible circuit (5) connected to said latch circuit (4) and a buffer circuit (3) to visualize data.
제1항에 있어서, 상기 래치회로(4)와 OVCXO(7)에 연결되어 상기 래치회로(4)에서 출력된 클럭 출력 인에이블 값에 의해 출력을 제어하는 출력 클럭 제어회로(8)를 더 포함하는 것을 특징으로 하는 클럭 발생장치.The circuit of claim 1, further comprising an output clock control circuit (8) connected to the latch circuit (4) and the OVCXO (7) to control the output by a clock output enable value output from the latch circuit (4). Clock generator, characterized in that.
제1항에 있어서, 상기 래치회로(4)와 버퍼회로(3)에 연결되어 상기 D/A변환회로(6)에 및 OVCXO(7)에 제어 기능을 시험하고, 프로세서가 기능을 상실하였을 때에도 클럭을 수동으로 조절하여 공급 할 수 있게 하는 수동조작회로(7)를 더 포함하는 것을 특징으로 하는 클럭 발생장치.The control function according to claim 1, connected to the latch circuit (4) and the buffer circuit (3) to test the control function on the D / A conversion circuit (6) and the OVCXO (7), even when the processor loses its function. And a manual control circuit (7) for manually adjusting and supplying a clock.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.