KR910009424B1

KR910009424B1 - Semiconductor integrated circuit

Info

Publication number: KR910009424B1
Application number: KR1019880013545A
Authority: KR
Inventors: 다니 기요시 나까
Original assignee: 산요덴끼 가부시끼가이샤; 이우에 사또시
Priority date: 1987-10-20
Filing date: 1988-10-17
Publication date: 1991-11-15
Also published as: JPH01107566A; KR890007428A

Abstract

내용 없음.No content.

Description

Semiconductor integrated circuit

제1도 내지 제3도는 각각 본 발명을 설명하기 위한 도면으로서,1 to 3 are views for explaining the present invention, respectively,

제1도는 평면도.1 is a plan view.

제2도는 단면도.2 is a cross-sectional view.

제3도는 회로도.3 is a circuit diagram.

제4도는 종래의 예를 설명하기 위한 평면도.4 is a plan view for explaining a conventional example.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

15 : 아이런드 16 : IIL(17)의 인젝터 영역15: iron 16: injector area of the IIL (17)

18 : IIL(17)의 베이스 영역 20 : 입력 트랜지스터(21)의 베이스 영역18: base region of the IIL 17 20: base region of the input transistor 21

23, 24 : 칼라 영역23, 24: color area

본 발명은 반도체 장치, 특히 IIL과 그 입력 트랜지스터를 동일한 섬영역에 집적화한 반도체 장치에 관한 것이다. IIL(Integrated Injection Logic)은 일반적인 바이폴라(bipolar)형 IC에 편성이 가능한 논리회로소자이며, 저소비전력, 고속동작, 소자분리가 불필요하는 등의 특징을 가진다. 그 구조는, 통상적인 콜렉터를 에미터로 하는 반대방향의 구조의 인버어터 NPN트랜지스터와 이 트랜지스터의 베이스를 콜렉터로 하는 횡방향의 구조를 인젝터 PNP트랜지스터와의 복합구조를 가진다.The present invention relates to a semiconductor device, particularly a semiconductor device in which an IIL and an input transistor thereof are integrated in the same island region. IIL (Integrated Injection Logic) is a logic circuit device that can be integrated into a general bipolar IC, and has features such as low power consumption, high speed operation, and no device isolation. The structure has a composite structure of an inverter NPN transistor having a conventional collector as an emitter and a transverse structure having a base of the transistor as a collector and an injector PNP transistor.

그런데, 바이폴라리니어 회로로부터 신호를 입력하여 IIL로 신호처리를 할 경우, IIL의 인버어터 트랜지스터와 동일한 구조의 입력 트랜지스터에 의하여 IIL논리회로에 입력되고 있다. 이때, 전기의 입력 트랜지스터에는 의 인젝터 트랜지스터를 형성시켜서는 안된다. 왜냐하면, 바이폴라리니어 회로의 출력단자가 “L”일 때 전기의 인젝터 트랜지스터의 인젝터 전류의 일부가 전기의 입력 트랜지스터의 베이스에 유입하여 전기의 입력 트랜지스터를 잘못 동작시켜 버리기 때문이다. 그러므로 전기의 입력 트랜지스터를 IIL과는 별개의 아이런드에 형성되어 있었다.By the way, when a signal is input from the bipolar linear circuit and subjected to signal processing by the IIL, the input transistor having the same structure as the inverter transistor of the IIL is input to the IIL logic circuit. At this time, no injector transistor should be formed in the input transistor of electricity. This is because, when the output terminal of the bipolar linear circuit is "L", part of the injector current of the electric injector transistor flows into the base of the electric input transistor and incorrectly operates the electric input transistor. Therefore, the input transistor of electricity was formed in the iron separate from IIL.

상기와 같은 구조를 제4도에 표시한 바와 같은 종래의 평면도에 있어서, (1)은 P⁺형의 분리영역, (2) (3)은 N형의 아이런드, (4)는 IIL, (5)는 입력 트랜지스터, (6)은 IIL(4)의 P형 인젝터 영역, (7)은 IIL(4)의 P형 베이스 영역, (8)은 IIL(4)의 N⁺형 콜렉터 영역, (9)는 입력 트랜지스터(5)의 P형 베이스 영역, (10)은 입력 트랜지스터(5)의 N⁺형 콜렉터 영역이다. 또한, IIL로서는 예로 특개소 59-145563호 공보등으로 공지이다. 그러나, 종래의 구조는 IIL(4)와 입력 트랜지스터(5)를 각각 단독 아이런드(2) (3)에 형성하고 있으므로, 점유 면적이 큰 것인 결점이 있었다.In the conventional plan view as shown in FIG. 4, (1) is a separation region of P ⁺ type, (2) (3) is N type iron, (4) is IIL, ( 5 is an input transistor, (6) is a P-type injector region of IIL (4), (7) is a P-type base region of IIL (4), (8) is an N ⁺ type collector region of IIL (4), ( 9 is a P-type base region of the input transistor 5, and 10 is an N ⁺ type collector region of the input transistor 5. As IIL, for example, Japanese Patent Application Laid-Open No. 59-145563 is known. However, in the conventional structure, since the IIL 4 and the input transistor 5 are formed in the individual irons 2 and 3, respectively, there is a drawback that the occupied area is large.

본 발명은 이상과 같은 결점을 감안하여 된 것으로, IIL(17)과 입력 트랜지스터(21)을 동일 아이런드(15)에 편성하는 동시에, IIL(17)의 인젝터 영역(16)과 입력 트랜지스터(21)의 베이스 영역(20)의 사이에 N⁺형의 칼라영역(24)를 형성하고, 인젝터 영역(16)으로부터 주입전류를 억제한 것을 특징으로 한다.The present invention has been made in view of the above drawbacks, and the IIL 17 and the input transistor 21 are knitted on the same iron 15, and the injector region 16 and the input transistor 21 of the IIL 17 are formed. An N ⁺ -type color region 24 is formed between the base region 20 of the c), and the injection current is suppressed from the injector region 16.

본 발명에 의하면, 칼라 영역(24)를 설치하는 것에 의하여 IIL(17)의 인젝터 영역(16)과 아이런드(15)와 입력 트랜지스터(21)로 형성하는 기생(寄生)의 인젝트트랜지스터의 α(전류증폭률)이 대폭으로 저하된다.According to the present invention, the parasitic inject transistor? Formed by the injector region 16 and the iron 15 and the input transistor 21 of the IIL 17 by providing the collar region 24 is provided. The current amplification factor is significantly reduced.

그러므로, 인젝터 영역(16)으로부터 입력 트랜지스터(21)의 베이스 영역(20)에의 주입전류를 억제할 수 있다. 이하, 본 발명을 도면을 참조하면서 상세히 설명한다.Therefore, the injection current from the injector region 16 to the base region 20 of the input transistor 21 can be suppressed. Hereinafter, the present invention will be described in detail with reference to the drawings.

제1도 및 제2도는 각각 본 발명이 반도체 집적회로를 표시한 평면도 및 단면도이다.1 and 2 are a plan view and a cross-sectional view, respectively, of the present invention showing a semiconductor integrated circuit.

도면에 있어서, (11)은 P형 반도체기판, (12)는 기판 (11)전체면에 적층하여 형성된 N형 에피택셜(epitaxial)층, (13)은 기판(11)표면에 형성된 N⁺형 매입층, (14)는 에피택셜층(12)를 관통하는 P^-형 분리영역, (15)는 분리영역(14)에 의하여 섬형상으로 형성된 아이런드, (16)은 아이런드(15) 표면에 설치한 IIL(17)의 P형 인젝터 영역, (18)은 인젝터 영역(16)의 양 옆에 인젝터 트랜지스터의 베이스 폭부분만큼 이간시켜서 동일간격으로 병설한 IIL(17)의 P형 베이스 영역, (19)는 IIL(17)의 베이스 영역(18) 표면에 단수 개 또는 복수개가 형성된 N⁺형의 콜렉터 영역, (20)은 IIL(17)과 동일한 아이런드(15) 표면에 형성된 입력 트랜지스터(21)의 P형 베이스 영역, (22)는 입력 트랜지스터(21)의 베이스 영역(20) 표면에 형성된 N⁺형의 콜렉터 영역, (23)은 아이런드(15) 표면에 베이스 영역(18)(20)과 인젝터 트랜지스터의 베이스로 되는 영역을 제외하는 영역에 형성된 인버터 트랜지스터 사이의 기생(寄生)방지와 캐리어 축적 효과에 억제 및 아이런드(15)에의 접지 전위 인가를 위한 N⁺형 칼라영역이다. IIL(17)의 인젝터 트랜지스터는 인젝터 영역(16)을 에미터, 아이런드(15)를 베이스, IIL(17)의 베이스 영역(18)을 콜렉터로 하는 베이스 접지형의 래터랄 PNP트랜지스터이며, IIL(17)의 인버어터 트랜지스터와 입력 트랜지스터(21)은 아이런드(15)을 에미터로 하는 에미터 접지형의 반대 방향의 새로운 NPN트랜지스터로 구성된다.In the figure, reference numeral 11 denotes a P-type semiconductor substrate, 12 denotes an N-type epitaxial layer formed by laminating the entire surface of the substrate 11, and 13 denotes an N ⁺ type formed on the surface of the substrate 11. Buried layer (14) is a P ^- type isolation region penetrating the epitaxial layer (12), (15) is an iron formed in an island shape by the isolation region (14), (16) is a surface of the iron (15) The P-type injector region of the IIL 17, 18, which is provided at the side, is spaced apart by the base width of the injector transistor on both sides of the injector region 16 so as to be spaced apart at equal intervals. 19 is an N ⁺ type collector region in which a single or plural number is formed on the surface of the base region 18 of the IIL 17, and 20 is an input transistor formed on the same surface of the iron 15 as the IIL 17. P-type base region of 21, 22 is an N ⁺ type collector region formed on the surface of the base region 20 of the input transistor 21, 23 is the base region 18 (on the surface of the iron 15) ( 2 An N ⁺ type color region for suppressing parasitic and carrier accumulation effects between the inverter transistor formed in the region excluding 0) and the region serving as the base of the injector transistor, and applying the ground potential to the iron 15. The injector transistor of the IIL 17 is a base grounded lateral PNP transistor having the injector region 16 as the emitter, the iron 15 as the base, and the base region 18 of the IIL 17 as a collector. The inverter transistor and the input transistor 21 of (17) are constituted by a new NPN transistor in the opposite direction of the emitter ground type with the iron 15 as the emitter.

그리고 본원의 특징으로 하는 바와 같이, IIL(17)의 인젝터 영역(16)과 입력 트랜지스터(21)의 베이스 영역(20)과의 사이의 아이런드(15) 표면에도 칼라 영역(24)를 설치하며, 칼라영역(23)(24)가 입력 트랜지스터(21)의 베이스 영역(20)을 포위하도록 형성된다. 아이런드(15)는 최다의 콜렉터영역(19)를 가지는 IIL(17)의 베이스 영역(18)의 크기에 대응하고 있으므로, 바람직하게는 입력 트랜지스터(21)의 베이스 영역(20)을 인젝터 영역(16)으로부터 후퇴시켜 양자의 이간 거리를 확대하는 것이 좋다.And as a feature of the present application, the collar region 24 is also provided on the surface of the iron 15 between the injector region 16 of the IIL 17 and the base region 20 of the input transistor 21. The color regions 23 and 24 are formed to surround the base region 20 of the input transistor 21. Since the iron 15 is corresponding to the size of the base region 18 of the IIL 17 having the largest collector region 19, the injector region (I) is preferably the base region 20 of the input transistor 21. It is better to retreat from 16) to enlarge the separation distance between the two.

제3도는 본원 구조의 동일한 회로를 표시한다. (30)은 PNP트랜지스터(31)과 NPN트랜지스터(32)으로부터 되는 리니어 회로, (33)은 입력 트랜지스터, (34)는 차단IIL(17)의 인젝터 트랜지스터, (35)는 인젝터 영역(16)과 아이런드(15)와 압력 트랜지스터(21)의 베이스 영역(20)으로부터 되는 기생(寄生)의 인젝터 트랜지스터(35)의 α(전류증폭율)는 정규의 인젝터 트랜지스터(34)의 것보다 극히 작게 된다. 그러므로, 인젝터 영역(16)으로부터 입력 트랜지스터(21)의 베이스 영역(20)에 주입되는 주입전류를 억제하며, NPN트랜지스터(32)가 ON때의 입력 트랜지스터(33)의 잘못된 동작을 방지할 수 있다.3 shows the same circuit of the present structure. Numeral 30 denotes a linear circuit composed of PNP transistor 31 and NPN transistor 32, 33 denotes an input transistor, 34 denotes an injector transistor of blocking IIL 17, and 35 denotes an injector region 16. The α (current amplification factor) of the parasitic injector transistor 35 formed from the base 15 of the iron 15 and the pressure transistor 21 is extremely smaller than that of the normal injector transistor 34. . Therefore, the injection current injected from the injector region 16 into the base region 20 of the input transistor 21 can be suppressed, and the erroneous operation of the input transistor 33 when the NPN transistor 32 is ON can be prevented. .

이상 설명한 바와 같이, 본원에 의하면 동일 아이런드(15)내에 IIL(17)과 입력 트랜지스터(21)을 집적화할 수 있으므로, 점유면적을 축소할 수 있는 잇점을 가진다. 또, IIL(17)은 극히 작은 전압으로 구동함으로, 칼라 영역(24)와 베이스 영역(20)이나 인젝터 영역(16) 등은 확산 영역의 경계를 접하도록 형성할 수 있으며, 칼라 영역(24)를 설치한 것에 의한 아이런드(15)의 면적의 증대는 없다.As described above, according to the present application, since the IIL 17 and the input transistor 21 can be integrated in the same iron 15, the occupied area can be reduced. In addition, since the IIL 17 is driven at an extremely small voltage, the collar region 24, the base region 20, the injector region 16, or the like can be formed to contact the boundary of the diffusion region, and the collar region 24 can be formed. There is no increase in the area of the iron 15 by installing the.

또한, 칼라 영역(23)(24)는 콜렉터 영역(19)와 동시에 NPN 트랜지스터 에미터 확산 공정으로 형성할 수 있으므로, 특히 설계 변경을 필요로 하지 않는 잇점도 가진다.In addition, since the collar regions 23 and 24 can be formed at the same time as the collector region 19 by the NPN transistor emitter diffusion process, there is also an advantage of not requiring a design change in particular.

Claims

In an iron, an input transistor having a vertical structure opposite to IIL is formed, and a conductive color region opposite to the electrical base region is formed between the injector region of the electrical IIL and the base region of the electrical input transistor. Providing an injector current from the electric injector region to the base region of electricity.