KR910008715Y1 - 오토 트랙킹 회로 - Google Patents

오토 트랙킹 회로 Download PDF

Info

Publication number
KR910008715Y1
KR910008715Y1 KR2019880021398U KR880021398U KR910008715Y1 KR 910008715 Y1 KR910008715 Y1 KR 910008715Y1 KR 2019880021398 U KR2019880021398 U KR 2019880021398U KR 880021398 U KR880021398 U KR 880021398U KR 910008715 Y1 KR910008715 Y1 KR 910008715Y1
Authority
KR
South Korea
Prior art keywords
circuit
output
tracking
signal
comparator
Prior art date
Application number
KR2019880021398U
Other languages
English (en)
Other versions
KR900013123U (ko
Inventor
김완호
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880021398U priority Critical patent/KR910008715Y1/ko
Publication of KR900013123U publication Critical patent/KR900013123U/ko
Application granted granted Critical
Publication of KR910008715Y1 publication Critical patent/KR910008715Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

오토 트랙킹 회로
제1도는 종래 트랙킹 회로도.
제2도는 제1도 트랙킹회로의 트랙킹 M/M에 대한 비디오 엔벨로프의 변화를 보여주는 전압 파형도.
제3도는 본 고안의 일실시예에 따른 오토 트랙킹 회로의 상세회로도.
제4도는 제3도에서 샘플링회로의 각부 파형도.
제5도는 제3도에서 업/다운 카운터의 진리표.
* 도면의 주요부분에 대한 부호의 설명
10 : 샘플링제어회로 20 : 버퍼회로
30 : 샘플링게이트회로 40 : 포락선검파회로
50 : 비교기 60 : 비교신호처리부
본 고안은 테이프의 종류 및 기록상태 또는 데크의 기구적 편차에 관계없이 헤드 스위칭펄스 신호를 이용하여 비디오 엔벨로프 신호를 샘플링 및 비교처리하여 자동으로 트랙킹을 조정하는 오토 트랙킹회로에 관한 것이다.
종래의 VTR에 있어서는 데크의 기구적 편차 및 테이프의 녹화상태 등에 따라서 외부에서 수동으로 트래킹을 조정하여야 만 잡음이 적은 화면을 시청할 수 있었다.
본 고안에 있어서는 이러한 문제를 해소하고 자동으로 트래킹을 조정하기 위하여 연구한 결과 다음과 같은 사실을 발견하였다.
즉, 제1도 트랙킹 모노멀티바이브레이터(M/M)에 트랙킹 자동조정용 전압을 발생하여 공급하는 회로에 있어서, 트랙킹 가변저항(R)값의 크기에 따라 트랙킹 M/M에 공급되는 신호전압의 파형이, 예를 들어 저항(R)값이 너무 작을 경우에는 제2b도와 같은 신호가 트랙킹 M/M으로 출력되고 저항(R)값이 너무 클때에는 제2d도와 같은 신호가 트랙킹 M/M으로 출력된다.
한편 제2b도 및 제2d도와 같은 트랙킹 조정용 전압이 트랙킹 M/M에 공급될때 비디오 엔벨로프 신호는 각각 제2c도 및 제2e도와 같이 나타난다.
따라서 트랙킹 저항(R)값이 작을때는 헤드스위칭펄스의 가운데 부분인 B점 부분에서 샘플링한 비데오 엔벨로프치보다 A부분에서 샘플링한 비데오 엔벨로프치가 더 큰것을 알 수 있다.
또한 트랙킹저항(R)값이 클경우에는 헤드스위칭펄스의 C부분에서 샘플링한 비데오 엔벨로프치가 B부분에서 샘플링한 비데오 엔벨로프치보다 크게 된다.
그리고 트랙킹이 정확히 조정되었을 경우에는 가운데 부분인 B부분에서 샘플링된 값이 가장 크거나 A 또는 C부분에서 샘플링된 값과 동일하게 되는 것을 발견하였다.
본원 고안 에서는 상기한 사실을 기초로 하여 비데오 엔벨로프 신호로 부터 제어신호를 추출하여 트랙킹 저항(R)값을 제어함에 의해 정확한 트랙킹이 자동으로 이루어지도록 하였다.
이하에 제3도 내지 제5도 의하여 본원 고안의 오토 트랙킹회로를 상세히 설명한다.
제3도는 본 고안에 따른 오토 트랙킹회로로서 크게 나누어서 헤드 스위칭 펄스를 받아 처리하여 일정시간 간격을 두고 샘플링 게이트를 제어하기 위한 제어신호를 발생하는 샘플링제어회로(10), 비디오 엔벨로프 신호를 받아서 샘플링 게이트에 신호를 공급하는 버퍼역할을 하는 버퍼회로(20), 샘플링 제어회로(10)의 제어신호(V3, V5 및 V7)에 따라 비데오 엔벨로프 신호를 샘플링하는 샘플링게이트회로(30), 샘플링게이트회로(30)의 출력을 정류하여 비데오 엔벨로프신호의 포락선을 검파하는 포락선 검파회로(40), 포락선검파회로(40)의 출력을 비교하는 비교기(50), 비교기(50)의 출력을 이용하여 샘플링 제어신호(V5)를 처리하여 업/다운카운터의 클록신호를 공급하는 비교신호처리부(60), 비교신호처리부(60)의 처리결과에 따라 업카운터 또는 다운카운터로 동작하는 업/다운 카운터(70), 업/다운카운터(70)의 디지탈 출력을 받아서 아날로그 값으로 변화하는 디지탈/아날로그(D/A)변환기(80) 및 D/A변환기의 출력전압에 따라 트랙킹 M/M에 공급되는 신호를 제어하는 트랙킹 종정전압발생회로(90)로 구성된다.
각 회로의 구성 및 작용을 좀더 상세히 설명하면 우선 샘플링제어회로(10)는 콘덴서(C1)와 저항(R1)으로 이루어진 미분회로와, 저항(R2 내지 R5)과 연산증폭기(A)로 이루어진 쉬미트 트리거회로의 3단 조합에 의해 구성된다.
따라서 입력(VH)에 제4a도와 같은 헤드 스위칭펄스가 입력되면 V3, V5 및 V7의 각단에는 제4d도, 제4f도 및 제4h도와 같은 제어신호가 소정시간 간격으로 추출된다. 한편 버퍼회로(20)는 OP Amp로 이루어진 3개의 병렬 접속 전압플로워(A4, A5 및 A6)로 구성된다.
샘플링 게이트회로(30)는 각각 드레인이 전압플로워(A4), (A5) 및 (A6)의 출력에 접속되고, 소오스측이 포락선 검파회로(40)에 접속되어, 게이트측에 공급되는 샘플링 제어회로(10)의 3출력단(V3, V5 및 V7)의 샘플링 제어 신호(V3, V5 및 V7)에 따라 비디오 엔벨로프신호의 샘플링을 수행하는 FET(F1, F2 및 F3)로 구성된다.
이 샘플링 게이트신호(30)는 샘플링 제어회로(10)의 제어신호(V3, V5 및 V7)가 F1, F2 및 F3의 각 게이트단자에 입력되면, F1에 의해 비디오 엔벨로프 신호는 헤드스위칭 펄스 CH1의 앞부분(A)이 샘플링되고, F2에 의해 헤드 스위칭펄스 CH1의 중간부분(B)이 샘플링되며, F3에 의해 CH1의 끝부분(C)이 샘플링된다.
A, B, C 각 부분에서 샘플링된 비디오 엔벨로프 신호는 각기 포락선검파회로(40)를 구성하는 다이오드(D1), 콘덴서(C5), 저항(R17)과 다이오드(D2), 콘덴서(C6), 저항(R18) 및 다이오드(D3), 콘덴서(C7), 저항(R19)을 거쳐 비디오 엔벨로프 신호의 각 부분에서의 포락선을 검파한다.
이 검파된 출력신호(V8, V9, 및 V10)는 B신호를 기준으로 하여 A신호 및 C신호 비교하기 위하여 비교기(50)에 입력된다.
비교기(50)는 반전입력단자에 B신호의 출력(V9)이 접속되고 비반전입력단자에 A신호의 출력(V8)이 접속되는 비교기(COMP1)와, 비반전 입력단자에 B신호의 출력(V9)이 접촉되고 비반전입력단자에 C신호의 출력(V10)이 접속되는 비교기(COMP2)로 구성되어 V8와 V9 및 V10과 V9를 각각 비교한다.
이때 만약 트랙킹 저항(R)의 값이 정상값보다 크면 제2e도와 같이 C부분에서 샘플링된 전압(V10)이 B부분에서 샘플링된 전압(V9)보다 더 크게 나타난다.
따라서 V10＞V9 이므로 비교기(COMP2)의 출력(V12)은 하이레벨(H) 상태가 되고 비교기(COMP2)의 출력(V11)은 로우레벨(L) 상태가 된다.
그후 비교기(50)의 출력(V11, V12)은 비교신호처리부(60)에 제어신호로서 공급된다.
비교신호처리부(60)는 에미터 플로워로 구성된 저항(R20 내지 R22)과 트랜지스터(T1) 및 저항(R23 내지 R25)과 트랜지스터(T2)로 구성되며, 에미터 플로워의 각 입력에서는 샘플링 제어신호(V5)가 공통으로 입력되고, 콜렉터측에서 비교기(50)의 출력(V11과 V12)이 다이오드(D4와 D5)를 통하여 공급된다.
또한 각 에미터플로워의 각 출력에는 스위칭 다이오드(D6와 D7)로 통한 후 공통으로 접속되어 업/다운 카운터(70)의 클록단자(CK)에 출력된다.
한편 비교기(COMP1)의 출력(V11)은 반전기(I1)를 거친 출력과, 반전기(11)를 거치지 않은 반대의 출력은 업/다운 카운터(70)의 AND게이트(G1, G2, G4, G5 및 G7, G8)의 일단자에 공급된다.
업/다운 카운트(70)는 J-K플립플롭(FF1 내지 FF3)과 게이트(G1 내지 G9)의 공지회로로 이루어진다.
이때 비교기(COMP1)의 출력(V11)의 로우레벨(L)상태일때는 플립플롭(FF1, FF2, FF3)의 각 출력에 일단자가 접속된 AND게이트(G2, G5 및 G8)의 일단자에 반전기(I1)를 통해 H레벨신호가 공급되므로 업/다운 카운터는 다운카운터로 작용한다.
즉, 제5b도와 같이 각 단의 출력(Q1, Q2 및 Q3)은 하이레벨신호 "1"이 각각 출력된다.
이 카운터의 출력(Q1, Q2 및 Q3)은 각각 D/A변환기(80)를 구성하는 FET(F4, F5 및 F6)의 게이트에 연결되어 OP Amp(A7)와 저항(R29), 저항(R26, R27, R28)으로 된 가산회로의 입력단자(F4, F5 및 F6)에 Vcc전압이 공급되는 것을 제어한다.
그러므로 예를 들어 저항값이 R27=21R26, R28=22R26이고, Q1=Q2=Q3=1 이면 D/A변환기(80)의 출력(Vo)은가 된다.
다운카운터의 클럭입력(CK)은 D/A변환기(80)의 아날로그 출력이 충분히 낮아져서 트랙킹 조정전압 발생회로(90)의 전압제어저항(R)값이 정상값이 될때까지 공급된다.
트랙킹저항(R)이 정확한 트랙킹저항값으로 설정될때 B분에서 샘플링값이 A또는 C부분보다도 크게 되어 비교기(60)의 출력(V11과 V12)은 모두 로우레벨(L)상태가 되어 더 이상 카운터에 클록을 공급하지 않게 된다.
한편 A부분에서 샘플링된 비디오엔벨로프신호가 B부분에서 샘플링된 비디오 엔벨로프 신호보다 더 클때에는 앞에서와는 반대로 비교기(COMP1)의 출력(V11)이 하이레벨(H)상태가 되어 카운터(70)는 업카운터로 동작하며 클럭펄스가 CK단자에 입력됨에 따라 점차 계수값이 증가되며, 따라서 D/A변환기(80)의 아날로그 출력전압(Vo)도 상승된다.
아날로그 출력전압(Vo)은 트랙킹저항(R)값이 상승되어 비디오 엔벨로프의 B부분이 값이 A 또는 C부분의 값보다 클때까지, 즉 정확한 트랙킹이 이루어질때까지 저항값을 상승시킨다.
만약 B부분의 샘플링 출력값이 A와 C부분의 출력값보다 더 클경우에는 트랙킹이 정확히 이루어진 상태로서 비교기(60)의 출력(V11과 V12)은 모두 로우레벨(L)상태가 되어 카운터를 작동시키지 않게 된다.
따라서 전압제어저항(R)의 값은 고정된다.
이상과 같이 본 고안에 따르면 트랙킹조정을 외부에서 할 필요없이 자동으로 정확한 트랙킹을 할 수가 있게 되었다.

Claims (9)

  1. 비디오 엔벨로프 신호를 소정시간 간격으로 샘플링하기 위한 샘플링 게이트회로(30); 헤드스위칭펄스를 처리하여 소정시간 간격으로 상기 샘플링게이트회로(30)를 제어하기 위한 3제어신호를 발생하는 샘플링 제어회로(10); 상기 샘플링게이트회로(30)의 출력을 포락선을 검파하기 위한 포락선 검파회로(40); 상기 포락선 검파회로(40)의 2번째 발생되는 출력을 기준으로 하여 첫번째 출력 및 3번째 출력을 각각 비교하기 위한 비교기(50); 상기 비교기(50)의 출력에 따라 상기 샘플링 제어회로(10)의 제2제어신호(V5)를 처리하여 펄스를 공급하는 비교신호처리부(60); 상기 비교신호처리부(60)의 출력을 받아 상기 비교기(50)의 일출력에 따라 업카운터 또는 다운카운터로 동작하는 업/다운 카운터(70); 상기 업/다운 카운터(70)의 디지탈출력을 아날로그 신호로 변환하기 위한 D/A변환기(80); 및 상기 D/A변환기(80)의 출력에 따라 트랙킹 모노 멀티바이브레이터에 공급되는 신호를 제어하기 위한 트랙킹 조정전압 발생회로(90)로 구성되어, 자동으로 트랙킹조정을 수행하는 것을 특징으로 하는 오토 트랙킹회로.
  2. 제1항에 있어서, 상기 샘플링제어회로(10)는 미분회로와 쉬미트 트리거회로의 3단 조합으로 구성되며, 각단의 출력에서 소정시간 간격을 가진 제어신호(V3, V5 및 V7)가 출력되는 것을 특징으로 하는 오토 트랙킹 회로.
  3. 제1항 또는 제2항에 있어서, 상기 샘플링 게이트회로(30)는 3FET(F1, F2 및 F3)로 구성되며, 상기 FET의 게이트단자에 상기 게이트회로(V3, V5, V7)가 순차 공급됨에 따라 비디오 엔벨로프 신호의 샘플링 처리가 순차로 이루어지는 것을 특징으로 하는 오토트랙킹회로.
  4. 제1항에 있어서, 상기 비교기(50)는 제1제어신호에 의해 샘플링된 신호와 제2제어신호에 의해 샘플링된 신호를 비교하는 제1비교기(COMP1)와 제3제어신호에 의해 샘플링된 신호와 제2제어신호에 의해 샘플링된 신호를 비교하는 제2비교기(COMP2)로 구성되는 것을 특징으로 하는 오토 트랙킹회로.
  5. 제1항 또는 제4항에 있어서, 상기 비교신호처리부(60)는 에미터 플로워로 구성되며 상기 에미터 플로워의 베이스에는 상기 제2제어신호(V5)가 공급되고 콜렉텅에는 상기 비교기(50)의 출력(V11과 V12)이 공급되어, 상기 비교기(50)의 출력중 어느하나가 출력을 발생할때만 클록펄스를 출력하고, 어느것도 출력을 발생하지 않을 때는 클럭펄스를 출력하지 않는 것을 특징으로 하는 오토 트랙킹회로.
  6. 제1항에 있어서, 상기 업/다운 카운터(70)는 상기 제1비교기의 출력에 따라 업카운터 또는 다운 카운터로 동작하는 것을 특징으로 하는 오토 트랙킹회로.
  7. 제1항에 있어서, 상기 트랙킹조정전압발생회로(90)는 상기 D/A변환기(80)의 출력전압(Vo)에 따라 저항값이 변화하는 트랙킹저항(R)과 상기 트랙킹저항(R)과 병렬로 접속되는 콘덴서(C8)로 구성되는 것을 특징으로 하는 오토 트랙킹회로.
  8. 제1항, 제6항, 제7항중 어느 한 항에 있어서, 상기 업/다운카운터(70)는 상기 트랙킹저항(R)이 정상치보다 작을때에는 업카운터로 동작하고 정상치보다 클때에는 다운카운터로 동작하는 것을 특징으로 하는 오톤 트랙킹회로.
  9. 제1항에 있어서, 상기 D/A변환기(80)는 입력에 구비된 다수의 스위칭 트랜지스터(F4, F5 및 F6)의 제어에 따라 아날로그 출력(Vo)이 결정되는 것을 특징으로 하는 오토 트랙킹회로.
KR2019880021398U 1988-12-14 1988-12-14 오토 트랙킹 회로 KR910008715Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880021398U KR910008715Y1 (ko) 1988-12-14 1988-12-14 오토 트랙킹 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880021398U KR910008715Y1 (ko) 1988-12-14 1988-12-14 오토 트랙킹 회로

Publications (2)

Publication Number Publication Date
KR900013123U KR900013123U (ko) 1990-07-05
KR910008715Y1 true KR910008715Y1 (ko) 1991-10-28

Family

ID=19282471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880021398U KR910008715Y1 (ko) 1988-12-14 1988-12-14 오토 트랙킹 회로

Country Status (1)

Country Link
KR (1) KR910008715Y1 (ko)

Also Published As

Publication number Publication date
KR900013123U (ko) 1990-07-05

Similar Documents

Publication Publication Date Title
KR850001946B1 (ko) 디지탈 파형 정형회로
KR920003447B1 (ko) 슈미트트리거회로
US4929851A (en) Data limiter for a radio pager
US4409497A (en) Window comparator circuit
US4518921A (en) Track and hold circuit
US3899754A (en) Delta modulation and demodulation with syllabic companding
US4649372A (en) Analogue to digital converter
KR920004347B1 (ko) 아나로그/디지탈변환회로
KR910008715Y1 (ko) 오토 트랙킹 회로
JPH0113658B2 (ko)
HU203175B (en) Circuit arrangement for controlling integrated circuit by digital signals
WO1989002189A1 (en) Temperature compensated logarithmic amplifier
US4187438A (en) Circuit arrangement for unilaterally scanning distorted teletype characters
EP0589164B1 (en) Data slicer with hold
KR890004226B1 (ko) 색신호 처리장치
US5180931A (en) Sampling method and circuit
JP3223528B2 (ja) 光電センサ
KR850000984Y1 (ko) 레벨표시기(Level Display)의 자동조절회로
KR900000096B1 (ko) 자동 트래킹 회로
KR910003174Y1 (ko) 자동 미조정(aft) 안정화 회로
KR890000948B1 (ko) 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 집적회로
KR910006481Y1 (ko) 텔레비젼의 비데오 시그널 입력회로
KR920010189B1 (ko) 디지탈 오디오 테이프 레코더의 오우버 플로우 검출회로
JPS6072490A (ja) 出力信号処理回路
US4399463A (en) Signal detector circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980925

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee