KR910008672B1 - Structure for mounting ic chip for timepiece - Google Patents
Structure for mounting ic chip for timepiece Download PDFInfo
- Publication number
- KR910008672B1 KR910008672B1 KR1019880003776A KR880003776A KR910008672B1 KR 910008672 B1 KR910008672 B1 KR 910008672B1 KR 1019880003776 A KR1019880003776 A KR 1019880003776A KR 880003776 A KR880003776 A KR 880003776A KR 910008672 B1 KR910008672 B1 KR 910008672B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- terminal
- terminals
- wiring pattern
- mounting structure
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 발명의 한 실시예에 대한 평면도.1 is a plan view of one embodiment of the present invention.
제2도 및 제3도는 제1도의 단면도.2 and 3 are cross-sectional views of FIG. 1.
제4도-제12도는 본 발명의 다른 실시예에 대한 단면도 및 평면도.4-12 are cross-sectional and plan views of another embodiment of the present invention.
제13도-제16도는 본 발명의 IC 칩 고정위치 식별수단의 실시예를 도시한 평면도.13 to 16 are plan views showing embodiments of the IC chip fixing position identifying means of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 판 2 : 회로판1: board 2: circuit board
3 : 회로블럭커버 4, 41, 42, 43 : IC 칩3:
5 : 크리스탈 유니트 6 : 코일블럭5: Crystal Unit 6: Coil Block
본 발명은 타임피스를 위한 IC 칩의 장착구조물에 관한 것이다.The present invention relates to a mounting structure of an IC chip for a timepiece.
타임피스를 위한 IC 칩의 장착구조물에 대하여 일본국 특허출원 제59-13834호, 56-50544호 그리고 59-120884호가 있다.Japanese Patent Application Nos. 59-13834, 56-50544 and 59-120884 are described for mounting structures of IC chips for timepieces.
상기 종래 기술에서, 배선패턴과 IC 칩 단자는 금선, 용접, 납땜에 의하여 접속되고, 더우기 주조매개체는 접속부를 강화할 목적으로 사용된다.In the above prior art, the wiring pattern and the IC chip terminal are connected by gold wire, welding, and soldering, and furthermore, the casting medium is used for the purpose of reinforcing the connecting portion.
종래의 장착법은 배선패턴과 IC칩 단자를 금선, 용접, 그리고 납땜으로 접속시키는 공정과 배선패턴과 IC 칩 단자를 주조하여 접속시키는 공정을 필요로 했다.The conventional mounting method required a process of connecting the wiring pattern and the IC chip terminal by gold wire, welding, and soldering, and a process of casting the wiring pattern and the IC chip terminal by connecting them.
더욱이 이러한 공정에서 생기는 하자는 보수할 수 없었다.Moreover, defects from these processes could not be repaired.
IC 칩과 기판은 다른 부분과 비교하여 매우 고가이고 회로차단의 비용은 장착공정을 어떻게 조합하느냐에 좌우된다.IC chips and boards are very expensive compared to other parts, and the cost of circuit breakage depends on how the mounting process is combined.
본 발명의 목적은 상기 문제를 해결하며 장착공정을 단순화시켜 비용을 감소하고 장착공정에서 쉽게 발생하는 하자를 보수하는 것에 관한 것이다.The object of the present invention is to solve the above problems and simplify the mounting process to reduce the cost and to repair the defects easily occurring in the mounting process.
(1) 타임피스용 IC 칩의 장착구조물은 다수의 단자를 갖는 IC 칩, 상기 단자의 각각의 대향에 형성되는 전선을 갖는 기판, IC 칩과 기판의 성층화에 의하여 장착용 절연부재로 구성된 플레임, IC 칩과 기판이 플레임과 가압부재 사이에서 지지되는 곳인 탄력부를 가압함으로써 전선과 IC 칩 사이에서 전기전도를 얻기 위한 압착부재를 포함한다.(1) A mounting structure of an IC chip for a timepiece includes: an IC chip having a plurality of terminals, a substrate having wires formed on opposite sides of the terminals, a frame composed of an insulating member for mounting by stratification of the IC chip and the substrate, And a pressing member for obtaining electrical conductivity between the electric wire and the IC chip by pressing the elastic part, which is the place where the IC chip and the substrate are supported between the flame and the pressing member.
(2) 상기 (1)에 있어서, IC 칩 또는 배선패턴중의 적어도 어느 하나에 돌출부가 형성되는 타임피스용 IC 칩의 장착구조물.(2) The structure for mounting an IC chip for a timepiece according to the above (1), wherein a protrusion is formed on at least one of the IC chip and the wiring pattern.
(3) 상기 (1)에 있어서, IC 칩이 고정방향 식별수단을 구비한 타임피스용 IC 칩의 장착구조물.(3) The mounting structure according to (1) above, wherein the IC chip has a fixed direction identification means.
(4) 상기 (1)에 있어서, IC 칩의 평면위치를 조절하는 안내부가 절연부재 또는 플레임의 적어도 어느 하나에 구비되는 타임피스용 IC 칩 장착구조물.(4) The IC chip mounting structure for a timepiece according to (1), wherein the guide portion for adjusting the planar position of the IC chip is provided on at least one of the insulating member and the flame.
(5) 상기 (1)에 있어서, 전선의 한 부위가 가요성을 갖는 타임피스용 IC 칩의 장착구조물.(5) The structure for mounting an IC chip for a timepiece according to the above (1), wherein one part of the wire is flexible.
(6) 상기 (1)에 있어서, 플레임이 절연층을 갖는 금속부재로 형성되는 타임피스용 IC 칩의 장착구조물.(6) The mounting structure of an IC chip for a timepiece according to the above (1), wherein the flame is formed of a metal member having an insulating layer.
(7) 상기(1)에 있어서, 다수의 IC 칩 단자 각각에 대향하는 배선패턴이 상기 프레임에 형성되는 타임피스용 IC 칩의 장착구조물.(7) The mounting structure of an IC chip for a timepiece according to the above (1), wherein wiring patterns facing each of a plurality of IC chip terminals are formed in the frame.
본 발명에 도입된 플레임은 판, 지지부재, 판부재를 의미한다.The flame introduced in the present invention means a plate, a support member, a plate member.
제1도는 본 발명의 한 실시예에 대한 평면도, 제2도 및 제3도는 그곳에서의 단면도, (1)은 인조수지로 구성되고 플레임이 되는 판, (2)는 절연부재이며 판(1)에 적재되고 판(1)의 대향측부에서 전선을 형성하는 기판, (3)은 탄성기질을 갖는 회로블럭커버와 가압부재, (4)는 IC 칩이고 그것은 금범프로 구성된 스탭핑 모터용 출력 단자, 리셋 단자, 크리스탈 유니트 단자, VDD, Vss단자, 시험 단자, 비선용 단자, 그리고 IC 모노머를 찾는 시험 단자(4τ)를 구비한다.1 is a plan view of one embodiment of the present invention, Figures 2 and 3 are cross-sectional views therein, (1) a plate made of artificial resin and a flame, (2) is an insulating member and the plate (1) On the opposite side of the plate (1) to form an electric wire, (3) a circuit block cover and pressing member having an elastic substrate, (4) an IC chip, which is an output terminal for a stepping motor composed of gold bumps A reset terminal, a crystal unit terminal, a V DD , V ss terminal, a test terminal, a non-wire terminal, and a test terminal (4τ) for finding an IC monomer.
(5)는 크리스탈 유니트, (6)은 회전자, 고정자, 그리고 코일블럭으로 구성되는 스탭핑 모터의 잘 알려진 코일블럭이다.(5) is a crystal unit, (6) is a well known coil block of a stepping motor consisting of a rotor, a stator and a coil block.
(7)은 배터리, (8)은 배터리(7)의 음극선에 압착되는 배터리 접속(-)이다.Denoted at 7 is a battery, and at 8 is a battery connection (-) which is pressed against the cathode ray of the battery 7.
더욱이, 단자 각각의 대향에 스탭핑 모터용 출력단자, (2a) 및 (2b) 패턴, 게이트 패턴(2c), 드레인 패턴(2d), VDD패턴(2e), Vss 패턴(2f), 리셋 패턴(2g), 시험 단자(2h,2i), 그리고 배선용 단자(2j)가 회로판 (2)위에 형성된다(표면에 금박 마무리를 한다).Furthermore, output terminals for stepping motors, (2a) and (2b) patterns, gate patterns (2c), drain patterns (2d), V DD patterns (2e), Vss patterns (2f), and reset patterns are opposed to terminals respectively. (2g),
이런 형태들의 한 부위는 IC 칩의 위치결정 홈(2k)으로부터 돌출되도록 제조된다.One part of these forms is manufactured to protrude from the positioning groove 2k of the IC chip.
IC 칩의 위치 결정 홀(2k)은 IC 칩의 네 코너로부터 릴리빙에 의해 네 방향의 측부를 평평하게 유지하고, 그것에 의하여 IC 칩(4)의 단자와 각 형태 사이의 평면 변위를 방지한다.The positioning hole 2k of the IC chip keeps the sides in four directions flat by releasing from four corners of the IC chip, thereby preventing a plane displacement between the terminal of the
다음으로, IC 칩의 단부 위치는 회로블럭커버(3)에 구비된 스프링(3a)에 의해 가압된다.Next, the end position of the IC chip is pressed by the
판(1)은 인조수지로 구성되기 때문에 범프높이의 편차를 수용할만큼 약간의 가요성을 띤다(파선으로 표시된 것처럼 오목부가 판(1)에 형성되면 가요성과 신뢰할 수 있는 전도성이 증가된다).Since the
따라서, 장착공정으로서, IC 칩은 예정된 방향으로 몰입하여(이 방향은 시험 단자(4τ)로 찾을 수 있고, 화살표(2n)가 회로판에 시험 단자(4τ)의 대향에 표시되어 있다), 회로블럭커버(3)를 구성하여 장착을 용이하게 이룬다.Thus, as the mounting process, the IC chip is immersed in a predetermined direction (this direction can be found by the test terminal 4τ, and the
장착공정의 실패는 열가압과 전선결합을 하지 않기 때문에 크게 중요하지 않다.Failure of the mounting process is not critical because it does not have thermal pressurization and wire coupling.
실패의 경우 회로블럭커버(3)를 벗기어 IC 칩(4) 또는 회로판(2)의 교환이 가능하므로 문제점이 없다.In case of failure, the
그러므로 보수 가능성이 향상된다.Therefore, repairability is improved.
크리스탈 유니트(5)는 판의 오목부(1b)와 함께 평면 위치를 안내하고 판(1)과 회로판(2)을 통하여 회로블럭커버(3)의 탄성부(3b)의 단자를 가압하여 전도성을 얻는다.The
제4도 내지 제9도는 본 발명의 다른 실시예를 도시한다.4-9 illustrate another embodiment of the present invention.
제4도에서, 리세스(1a)는 판(1) 각 범프와 개략적으로 동일한 위치에 구비된다.In FIG. 4, the recess 1a is provided at approximately the same position as each bump of the
금범프의 높이에 편차가 있기 때문에, 그 높이 편차를 수용하기 위하여 한 부분이 약간 편향되도록 제조된다(판 리스세(1a)의 기저표면 관계에서, 공극(s)와 범프놀이(h)는 h>s가 양호하고 더욱이 IC 칩(4)의 기저표면 관계에서, 판노치(1e)의 표면과 공극(t)는 t>s가 양호하다).Since there is a deviation in the height of the gold bump, it is manufactured so that a portion is slightly deflected to accommodate the height deviation (in the base surface relationship of the plateless 1a, the void s and the bump play h are h > S is good and furthermore, in the base surface relationship of the
그것에 의하여 패턴과 범프의 전도성이 향상된다.This improves the conductivity of the pattern and the bumps.
IC 칩은 블록부(3b)가 회로블럭커버(3)에 구비되고, 그 블록부가 회로블럭커버(3)의 탄성에 의해 가압되는 구조를 갖는다.The IC chip has a structure in which a block portion 3b is provided in the
IC 칩(4)은 회로판(2)의 정상표면으로부터 돌출되도록 제조된다.The
이것은 패턴과 칩핑때 IC 칩의 모서리 표면에서 남아 있는 돌출부(4α)로부터 평면으로 융기하는 단자와의 변위를 방지한다.This prevents the displacement of the projections 4a which are raised in the plane from the protrusions 4α remaining on the edge surface of the IC chip during patterning and chipping.
제5도는 접합부(2τ)가 회로판(2)에 각각 형성되는 각각의 패턴의 정상부에 구비된다.5 is provided at the top of each pattern where the junctions 2τ are formed on the
접합부(2)의 편향에 의하여, 범프높이의 편차를 사용하는 방법이 제5도에 도시되었다.Due to the deflection of the
제6도는 IC 칩(4)에 금범프는 구비되지 않으나, 패턴의 정상 모서리에 다우얼(2m)이 (IC 칩 각 단자의 대향에 위치) 구비된 구조를 도시한다.FIG. 6 shows a structure in which the
다우얼 형성에 추가하여 패턴 일부의 에칭에 의하여 다우얼(2n, 제9도)형성으로부터 동일한 효과를 얻을 수 있다.The same effect can be obtained from the formation of the
제7도는 IC 칩의 평면 위치가 다수의 돌출부(1d)를 제공함으로써 판(1)에 형성된다.7 shows that the planar position of the IC chip is formed in the
즉 IC 칩 단자와 패턴의 접속방법이 상기 방법에 따라 구성된다.That is, the method of connecting the IC chip terminal and the pattern is constructed in accordance with the above method.
판(1)대신 인조수지로 구성되는 회로시트 사용이 가능하다.Instead of the board (1), it is possible to use a circuit sheet composed of artificial resin.
제8도는 회로판의 패턴이 상기 실시예와 비교하여 역방향에 형성되고 IC 칩(4)의 평면 위치가 VDD로서 동일한 포텐샬을 갖거나 전기적으로 어떤 포텐샬도 갖지 않는 패턴에 의하여 형성되는 구조를 도시한다.FIG. 8 shows a structure in which a pattern of a circuit board is formed in a reverse direction compared to the above embodiment, and the planar position of the
홀(2r)은 패턴(2q)의 접합을 형성한다.The holes 2r form the junction of the pattern 2q.
더욱이, 그것은 파선으로 표시된 IC 칩의 평면안내에서 절연성을 갖는 회로판(2)의 한 부위에 구비된 돌출(다수 위치의 반 브래킹) 또는 판, 베어링, 판과 베어링 사이에 걸린 공간으로 구성된 플레임(VDD로서의 동일 포텐샬 또는 절연물)에 구비된 돌출에 의해 접합을 실현할 수 있다.Furthermore, it consists of a projection (half-breaking in multiple positions) provided in a part of the
상기 실시예는 금범프로부터 설명되었으나, 동일한 효과를 납땜 범프로부터 얻을 수 있다.Although the above embodiment has been described from the gold bumps, the same effect can be obtained from the solder bumps.
금박마무리를 회로판의 패턴에서 수행하고, 그것에 의하여 전도성을 향상시킨다.Gilding is carried out in the pattern of the circuit board, thereby improving conductivity.
판(1) 또한 보강부재로서 좋은데, 예를 들면 금속부재가 조화되고, 더욱이 판과 IC 칩 사이의 절연층에 의해 형성된 물질이다.The
본 발명에서, 배선패턴이 회로판에 형성되나, 판표면의 IC 칩과 비교하여 대향표면에 배선패턴의 형성으로부터 프린팅등을 함으로써 동일한 효과를 얻을 수 있다.In the present invention, the wiring pattern is formed on the circuit board, but the same effect can be obtained by printing from the formation of the wiring pattern on the opposite surface as compared with the IC chip on the plate surface.
더욱이, 제7도와 같이 판에 IC 칩의 안내부를 제공하여 회로판없는 구조를 제조하는 것이 가능하다.Furthermore, it is possible to manufacture a circuit boardless structure by providing the guide of the IC chip on the plate as shown in FIG.
제10도는 본 발명의 다른 실시예를 도시한 평면도이다.10 is a plan view showing another embodiment of the present invention.
제11도는 그곳으로부터의 단면도이다.11 is a sectional view from there.
(1)은 인조 수지로 구성되고, IC 칩(4)을 포함하는 리세스(1)은 인조수지로 구성되고 IC 칩(4)을 포함하는 리세스(1a)를 구비한다.(1) is made of artificial resin, and the
(2)는 판(1)의 대향쪽에 배선패턴 형성을 위한 회로판이고, 판(1)에 적재된다.(2) is a circuit board for forming a wiring pattern on the opposite side of the board (1), and is mounted on the board (1).
(3)은 회로판(2)의 정상표면에 적재되었을뿐 아니라 탄성을 갖는 회로블럭커버이다.
(4)는 IC 칩이고, 그범프로 구성된 스탭핑 모터용의 출력 단자, 리셋 단자, 크리스탈 유니트 단자, VDD단자, Vss단자, 회로블럭으로서 탐지 시험 단자, 시간율조정 데이타등을 위한 배선 단자, IC 칩 모노머에 의한 탐지용 시험 단자(4k,4l,4w)를 포함한다.(4) is an IC chip, and an output terminal for a stepping motor composed of its bump, a reset terminal, a crystal unit terminal, a V DD terminal, a V ss terminal, a wiring for detection test terminal, time rate adjustment data, etc. as a circuit block. Terminal and test terminals for detection by the IC chip monomer (4k, 4l, 4w).
(5)는 크리스탈 유니트, (6)은 스탭 회전자(10), 회전자 고정자(11)로 구성된 스탭핑 모터의 영구자석과 톱니로 구성된 잘 알려진 코일블럭이다.(5) is a crystal unit, (6) is a well-known coil block composed of a permanent magnet and teeth of a stepping motor composed of a
IC 칩(4)의 각 단자에 대향하는 스탭핑 모터용 출력 단자(01,02)에 대응하는 패턴(2a,2b), 크리스탈 진동자의 게이트 또는 드레인 단자와 접속하는 게이트 패턴(2c)과 드레인 패턴(2d), VDD패턴(2e), Vss패턴(2f), 리셋트 패턴(2g), 시험단자 패턴(2b,2i) 그리고 배선(2j)용 단자 패턴이 회로판(2)에 형성된다.Patterns (2a, 2b) corresponding to the stepping motor output terminals (01,02) facing each terminal of the IC chip (4), the gate pattern (2c) and the drain pattern for connecting with the gate or drain terminal of the crystal oscillator (2d), the V DD pattern 2e, the V ss pattern 2f, the reset pattern 2g, the test terminal patterns 2b and 2i and the terminal pattern for the wiring 2j are formed on the
더욱이, 금박 마무리를 각 패턴의 표면에 한다(회로판과 구리 박판의 접촉면을 제외한 표면).Furthermore, gold foil finish is applied to the surface of each pattern (surface except the contact surface of a circuit board and a thin copper plate).
그러나, 시험 단자(4k,4l,4w)는 IC 칩 모노머에 의한 탐지 단자이기 때문에, 각 시험 단자(4k,4l,4w)에 대응하는 패턴을 필요로 하지 않는다.However, since the
IC 칩 각 단자의 평면위치와 배선패턴의 위치 결정 수단은 IC 칩(4)의 외부모양으로부터 상대적으로 구현되며, 판의 리세스(1a)의 벽에 의해 위치되고, 회로판(2)은 판(1)에 형성된 둘의 다우얼에 의해 위치된다.The planar position of each terminal of the IC chip and the positioning means of the wiring pattern are implemented relatively from the external shape of the
IC 칩 각 단자와 상기 단자 대향의 배선 패턴의 전도성은 판의 리세스(1a) 기저표면을 가압하는 것과 가압스프링(3A,2개)에 의해 확실하게 된다.The conductivity of each terminal of the IC chip and the wiring pattern opposite to the terminal is ensured by pressing the base surface of the recess 1a of the plate and by pressing
도면의 도시와 같이 회로판(2)에서, 절연물이 회로블럭커버(3)의 가압스프링(3a)과 배선패턴 사이에 위치되고, 그것에 의하여 단락을 방지한다.In the
상기 실시예에서, 2개의 가압스프링(2a)이 설명된다.In this embodiment, two
그러나, 2개에 한정되지 않으며, 다수의 가압스프링을 형성할 수 있다.However, the present invention is not limited to two, and a plurality of pressure springs can be formed.
예를 들면, IC 칩의 네 코너를 네 스프링으로 가압할 수 있고, IC 칩을 전도성을 얻기 위해 같은 수의 단자와 배선패턴을 가압할 수 있다.For example, four corners of the IC chip can be pressed by four springs, and the same number of terminals and wiring patterns can be pressed by the IC chip to obtain conductivity.
이 경우, 각 단자의 높이 편차는 회로판(2)에서 배선패턴 사이를 절단하여 흡수할 수 있고, 그것에 의해 전도성을 향상시킬 수 있다.In this case, the height deviation of each terminal can be absorbed by cutting between wiring patterns in the
상기에 언급했듯이, 장착공정은 IC 칩을 판의 리세스(1a)에 합체시키고, 회로블럭커버(3)가 회로판(2)에 적재되고, 판(1)과 회로블럭커버(3)가 나사등에 의해 고정되는 것에 의해 실시된다.As mentioned above, the mounting process incorporates the IC chip into the recess 1a of the plate, the
그래서, 작동체크와 시간을 조정은 완전한 타임피스(운동) 형태로 수행된다.Thus, the operation check and time adjustment are performed in the form of a complete timepiece.
따라서, 패키징은 각 부분을 합체하여 이룬다.Thus, packaging is achieved by integrating the parts.
즉, 장착공정은 매우 쉽게 수행된다.That is, the mounting process is very easy to carry out.
더욱이, 열 가압과 전선 결합을 하지 않기 때문에 장착공정에서의 하자가 문제되지 않는다.Moreover, no defects in the mounting process are not a problem since heat pressurization and wire bonding are not performed.
하자가 발생하면 용이하게 수선이 가능하다.If a defect occurs, it can be easily repaired.
즉, 회로판을 제거하고, IC 칩의 불량부품 등을 교환한다.In other words, the circuit board is removed to replace defective parts of the IC chip.
제12도는 본 발명의 다른 실시예를 도시한다.12 shows another embodiment of the present invention.
(1)은 인조수지로 구성된 판이고, 가압스프링(1d,2개)을 구비한다.(1) is a plate made of artificial resin, and includes pressure springs (1d, 2 pieces).
(2)는 회로판이고, (4)는 IC 칩이며(상기 실시예와 동일함), (3)은 회로블럭커버이다.(2) is a circuit board, (4) is an IC chip (same as the above embodiment), and (3) is a circuit block cover.
IC 칩의 외부모양과 유사한 형태의 홀(2k)이 회로판(2)에 구비되고, 더욱이 각 단자 대향의 배선패턴이 돌출되도록 제조된다(홀내에까지 연장되는 모양으로 제조됨.A hole 2k similar in shape to the external shape of the IC chip is provided in the
IC 칩은 회로판의 홀(2k)에 의해 안내된다.The IC chip is guided by the holes 2k of the circuit board.
상기 단자에 대응하는 배선패턴과 IC 칩의 각 단자는 회로블럭커버(3)와 전도성을 얻기 위한 판의 가압스프링(1d)에 의해 가압된다.The wiring pattern corresponding to the terminal and each terminal of the IC chip are pressed by the
본 발명에서, 배선패턴이 회로판에 형성된다.In the present invention, a wiring pattern is formed on the circuit board.
그것은 회로판 없는 구조로부터 배선패턴이 판(1)의 표면에 프린팅에 의해 형성되고(IC칩 단자의 대향) 제7도와 같이 IC 칩을 안내하기 위해 판에 돌출부를 제공함으로써 실현된다.It is realized by the wiring pattern from the structure without the circuit board formed by printing on the surface of the board 1 (opposite of the IC chip terminals) and providing protrusions on the board to guide the IC chip as shown in FIG.
상기 실시예에 따르면, IC 단자와 배선패턴의 전도성은 판 스프링에 의해 가능하다.According to the above embodiment, the conductivity of the IC terminal and the wiring pattern is possible by the leaf spring.
그러나, 코일스프링과 고무질등과 같은 탄성부재를 사용해도 가능하다.However, it is also possible to use elastic members such as coil springs and rubber.
더욱이, 상기 실시예들을 조합하여 여러 장점을 얻을 수 있다.Moreover, several advantages can be obtained by combining the above embodiments.
제13도 내지 제16도는 IC의 고정방향 인식수단의 다른 실시예를 도시한 IC 칩의 평면도이다.13 to 16 are plan views of IC chips showing another embodiment of the fixed direction recognizing means of the IC.
제13도에서, IC 칩의 단자는 제1도의 IC 칩 단자와 동일한 위치에 고정된다.In FIG. 13, the terminal of the IC chip is fixed at the same position as the IC chip terminal of FIG.
더욱이, IC 칩은 스탬핑 모터용 출력 단자(4a,4b), 크리스탈 유니트 단자(4c,4d), 리셋 단자(4g), VDD단자(4e, +단자), Vss단자(4f,-단자), 회로블럭탐지용 시험 단자(4h,4i), 쓰기 시간을 조정 데이타등을 위한 쓰기 단자, IC 칩 모노머에 의한 탐지용 시험 단자(4τ)(배선패턴은 대향 위치에 필요하지 않음)을 포함하며, 상기 단자들은 금범프로 구성된다.Furthermore, the IC chip includes
IC 칩 (4)의 고정방향은 상기에 언급했듯이 시험 단자(4τ)에 의해 식별 가능하다.The fixed direction of the
추가하여, 파선으로 표시되었듯이, 면(4m)을 구비할때 활성면의 측면으로부터 방향을 식별할 필요가 없어진다.In addition, as indicated by the broken line, there is no need to identify the direction from the side of the active surface when having the surface 4m.
따라서, 고정방법의 개선이 가능하다.Therefore, the fixing method can be improved.
식별 마크(4m,파선으로 표시됨)가 표면(4m)대신 IC 칩의 후면(활성면의 반대면)에 프린팅 등에 의하여 구비되는 것이 좋다.It is preferable that an identification mark 4m (indicated by a broken line) is provided on the rear surface (opposite side of the active surface) of the IC chip by printing or the like instead of the surface 4m.
IC 칩이 면(4m)과 식별 마크(4m)를 갖는 경우, 상기에 언급되었듯이 각 단자 위치에서 방향 식별 수단을 취할 필요가 없다.If the IC chip has a face 4m and an identification mark 4m, it is not necessary to take the direction identifying means at each terminal position as mentioned above.
제14도에서 활성면으로부터 본 IC 칩(41)은 출력 단자(41a,41b), 크리스탈 유니트 단자(41c,41d), 리셋 단자(41e), VDD단자(41f), Vss 단자(41g), 시험 단자(41h,41i,IC 칩 모노머의 41j), 회로블럭탐지용 시험 단자(41k,41l), 논리조절용 단자(41m,41n,41k,41q,41r,41s), 그리고 서어비스 후에 배선패턴을 단락하여 시간율 조정을 위한 AS 단자(41t,41u,41v)를 포함한다.The
이 경우에, 시험 단자(41k)가 놓이는 곳에서 방향식별이 가능하다.In this case, direction identification is possible at the place where the test terminal 41k is placed.
더욱이, 그 방향은 Vss단자(41g)와 AS 단자(41t)사이의 거리차와, vss단자(41g)와 AS 단자(41t)의 측면의 길이차에 의하여 식별이 가능하다.Moreover, the direction can be identified by the distance difference and, v the length difference between the terminal side of ss (41g) and the AS terminal (41t) between V ss terminal (41g) and the AS terminal (41t).
더욱이, 예를 들면 가는선으로 표시되었듯이 시험 단자(41j)의 모양을 다른 단자보다 크게 형성할 수 있다.Further, for example, the shape of the test terminal 41j can be made larger than the other terminals as indicated by a thin line.
그리고 단자의 모양이 원형모양과, 도면에는 보이지 않지만 평평한 모양대신 다른 모양을 이루도록 제조되는 것이 좋다.And the shape of the terminal is a circular shape, although not shown in the figure is preferably manufactured to form a different shape instead of a flat shape.
제15도는 활성면에서 본 IC 칩(42)의 각 단자는 제11도의 구조와 동일하다.FIG. 15 shows the structure of each terminal of the
도면처럼 측면(42w)에 단자가 없기 때문에 측면(42w)에서 방향식별이 가능하다.Since there is no terminal on the side surface 42w as shown in the drawing, direction identification is possible at the side surface 42w.
제16도는 각 단자가 두 측면에 위치한 IC 칩(43)이다.16 shows an
IC 칩(43)에서, 단자물질은 변하는데, 예를 들면 시험 단자(43a)는 남땜범프로, 다른 단자는 금범프로 구성되어 색깔톤에 의해 방향식별을 할 수 있다.In the
더욱이, 배치계획으로부터 IC 칩 형성 트랜지스터 위치, 저항 위치, 각 단자 접속 패턴의 모양에 의해 방향식별이 가능하다.Further, orientation can be identified from the layout plan by the position of the IC chip forming transistor, the resistance position, and the shape of each terminal connection pattern.
단자의 높이는 다른 단자에로 변할 수 있고, 돌출부와 리세스가 IC 칩 후면부에 구비될 수 있다.The height of the terminals can be changed to other terminals, and protrusions and recesses can be provided on the IC chip rear surface.
한 단자(43a')가 가는선으로 표시된 다른 단자보다는 모서리로부터 내측에 위치될 수 있고, 반향이 가능하며, 더욱이 다수의 단자 조합을 활용할 수 있다.One terminal 43a 'may be located inward from the edge rather than the other terminal indicated by a thin line, may be echoed, and may further utilize multiple terminal combinations.
IC 칩 각각의 방향식별을 위해 상기 수단을 조합할 수 있으며, 그것에 의하여 확실성을 향상시킬 수 있다.The above means can be combined for orientation identification of each IC chip, thereby improving the reliability.
상기 실시예에서, IC 칩을 형성하는 트랜지스터 등이 위치하는 면이 활성면으로서 제조된다.In the above embodiment, the side where the transistor or the like forming the IC chip is located is manufactured as the active side.
상기에 언급했듯이, 본 발명에 따르면 IC 칩 단자와 배선패턴이 전기전도성을 얻기 위해 가압되므로, 금선, 주조, 납땜을 사용하는 배선접합에 의한 장착 공정을 없앤다.As mentioned above, according to the present invention, the IC chip terminal and the wiring pattern are pressurized to obtain electrical conductivity, thereby eliminating the mounting process by wiring bonding using gold wire, casting, and soldering.
그리고 부산물이 없기 때문에 소제 공정을 생략할 수 있다.And since there are no by-products, the cleaning process can be omitted.
더욱이, IC 칩이 제거되기 때문에 합체에 실패하거나 IC 칩과 회로판에 실패하는 경우 용이한 교환이 가능하다.Moreover, since the IC chip is removed, an easy exchange is possible in the event of a coalescing failure or an IC chip and circuit board failure.
회로판 패턴과 IC 칩 단자가 IC 칩 합체때 예정된 위치에 대응하도록 IC 칩 방향 식별 수단이 IC 칩에 구비되고, 그것에 의하여 보수가 용이하고, 하자를 방지하는 조립체를 실현하다.The IC chip direction identifying means is provided in the IC chip so that the circuit board pattern and the IC chip terminal correspond to a predetermined position when the IC chip is incorporated, thereby realizing an assembly which is easy to repair and prevents defects.
IC 칩과 배선패턴의 적어도 하나에 구비된 돌출부의 접촉부위에서의 접촉전압이 증가되도록 제조되어 전도성 역시 증가된다.Since the contact voltage at the contact portion of the protrusion provided on at least one of the IC chip and the wiring pattern is increased, the conductivity is also increased.
Claims (7)
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP87-280502 | 1987-11-06 | ||
JP87-169704 | 1987-11-06 | ||
JP62280502A JPH01123189A (en) | 1987-11-06 | 1987-11-06 | Structure for mounting ic chip for timepiece |
JP?62-280502 | 1987-11-06 | ||
JP1987169704U JPH0544794Y2 (en) | 1987-11-06 | 1987-11-06 | |
JP?62-169704 | 1987-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890009232A KR890009232A (en) | 1989-07-15 |
KR910008672B1 true KR910008672B1 (en) | 1991-10-19 |
Family
ID=26492957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880003776A KR910008672B1 (en) | 1987-11-06 | 1988-04-04 | Structure for mounting ic chip for timepiece |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR910008672B1 (en) |
CN (1) | CN1016289B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004060569A1 (en) * | 2002-12-27 | 2004-07-22 | Need Brain Co., Ltd. | Nozzle and ejector |
-
1988
- 1988-04-04 KR KR1019880003776A patent/KR910008672B1/en not_active IP Right Cessation
- 1988-08-06 CN CN88104877A patent/CN1016289B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CN1033116A (en) | 1989-05-24 |
KR890009232A (en) | 1989-07-15 |
CN1016289B (en) | 1992-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4483067A (en) | Method of manufacturing an identification card and an identification manufactured, for example, by this method | |
US5018051A (en) | IC card having circuit modules for mounting electronic components | |
EP0854511B1 (en) | Resin sealing type semiconductor device | |
US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
JP3337480B2 (en) | Electrical connection part forming device | |
KR910002035B1 (en) | Semiconductor device and manufacture thereof | |
US4459607A (en) | Tape automated wire bonded integrated circuit chip assembly | |
US5850690A (en) | Method of manufacturing and assembling an integrated circuit card | |
US4514785A (en) | Method of manufacturing an identification card and an identification manufactured, by this method | |
KR920000076B1 (en) | Semiconductor device | |
US3936866A (en) | Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate | |
US6625885B1 (en) | Method of making an electrical contact device | |
KR910008672B1 (en) | Structure for mounting ic chip for timepiece | |
GB2203270A (en) | Timepiece assembly | |
JPH07106509A (en) | Multilayer structure semiconductor device | |
JPH08287983A (en) | Elastomer connector | |
US6239381B1 (en) | Circuit board for a semiconductor device and method of making the same | |
JP2000261152A (en) | Printed wiring board assembly | |
JP4065145B2 (en) | Manufacturing method of socket for electronic parts | |
KR20110016023A (en) | Semiconductor package | |
JPH0619403B2 (en) | Electrical connection device for conductive patterns | |
JPH081109Y2 (en) | IC module with multiple chips | |
JPH08279570A (en) | Semiconductor device | |
US20050170560A1 (en) | Method of manufacturing an electronic device | |
JP4520543B2 (en) | Wiring member for electrical inspection and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061011 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |