KR910007707B1 - 등화기 및 그의 탭 웨이트 계수 조정 방법 - Google Patents

등화기 및 그의 탭 웨이트 계수 조정 방법 Download PDF

Info

Publication number
KR910007707B1
KR910007707B1 KR1019850009433A KR850009433A KR910007707B1 KR 910007707 B1 KR910007707 B1 KR 910007707B1 KR 1019850009433 A KR1019850009433 A KR 1019850009433A KR 850009433 A KR850009433 A KR 850009433A KR 910007707 B1 KR910007707 B1 KR 910007707B1
Authority
KR
South Korea
Prior art keywords
equalizer
samples
sample
combined
combining
Prior art date
Application number
KR1019850009433A
Other languages
English (en)
Other versions
KR860005505A (ko
Inventor
레이 솔렌버거 넬슨
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 아리스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 아리스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR860005505A publication Critical patent/KR860005505A/ko
Application granted granted Critical
Publication of KR910007707B1 publication Critical patent/KR910007707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

내용 없음.

Description

등화기 및 그의 탭 웨이트 계수 조정 방법
제1도는 종래 기술의 자동 등화기의 도시도.
제2도는 본 발명의 원리를 사용하는데 적합한 제1도의 자동 등화기의 도시도.
제3도는 제2도의 자동 등화기의 다른 실시예의 도시도.
제4도는 본 발명의 원리를 조합한 적응 횡단 등화기의 도시도.
* 도면의 주요부분에 대한 부호의 설명
100 : 자동 등화기 102 : 시프트 레지스터
105 : 조합기 112 : 카운터
115 : 감산기 116, 118 : 승산기
205 : 가산기 207 : ROM 레지스터
308 : RAM 레지스터
본 발명은 디지탈 전송 시스템내의 왜곡에 대한 보정에 관한 것으로, 특히 잡음 전송 채널내에 개량된 성능을 제공하는 횡단 등화기에 관한 것이다.
횡단 등화기는 전송 채널을 통하여 디지탈 데이타를 전송할 시에 발생되는 시변(time-varying)왜곡의 보상에 이용되어 왔다. 이 횡단 등화기는 탭 지연선, 탭 웨이트 계수에 따라 각 탭내에서 디지탈 신호를 증산시키기 위한 증산기와, 각 증산기로 인한 곱을 조합하는 조합기를 구비한다. 각종 기술로 각각의 탭 웨이트 계수를 그것의 최적값으로 조정시킬 수 있다. 상기의 "최적값"은 여기서 어떤 특정값 또는 이 특정값에도 어떤 작은 계수 오차를 더하거나 뺀 값을 포함한다.
자동 등화기에 있어서, 공지된 디지탈 데이타의 순차가 전송되고, 계수가 오차 신호로 인하여 조정되는 트레이닝 주기를 이용하여 탭 웨이트 계수를 그들의 적당치로 수렴시킬 수 있다. 이러한 오차 신호는 조합된 지연선의 탭 출력과 데이타의 기대치간의 차와 같다. 적응 등화기에 있어서, 수신된 데이타값은 알려져 있지 않지만, 등화 신호를 이상형 디지탈 신호 레벨의 가장 근접한 신호에 지정하는 양자화기로 추정되는 수신된 데이타로 인하여 계속 조정된다. 물론, 적응 등화기는 또한 탭 웨이트 계수를 초기에 그들의 적당치로 세트하기 위하여 트레이닝 주기를 이용할 수 있다.
탭 웨이트 계수를 조정하기 위하여 트레이닝 주기를 이용하는 것이 잡음 전송 채널에서 어려운 것은 오차 신호가 탭 웨이트 계수의 부적당한 세트 성분 및 잡음 성분을 포함하기 때문이다. 특히, 데이타 순차는 공지되어 있지만, 수신 및 기대 데이타 사이의 상당량의 차이가 어느 만큼 탭 웨이트 계수의 부적당한 세트에 기인하고 있으며 상당량의 차이는 얼마나 전송 채널내의 잡음에 기인한다는 것은 공지되어 있지 않다. 잡음이란, 무질서하게 급변하는 현상의 정도가 전체 시간에 걸쳐 평균 0을 갖기 때문에 상기의 차이점은 중요하다. 따라서, 잡음으로 인한 오차신호 성분에 응답하는 탭 웨이트 계수를 조정하는 것은 부적당하며, 그리고 그들 최적값 및 결과로 생기는 계수 오차로 수렴하기 위해 탭 웨이트 계수에 요구된 시간을 증가시킨다.
잡음 전송 채널의 수렴 처리를 증진시키기 위해 이용된 한가지 기술은 트레이닝 주기 동안에 등화기내의 이득을 감소시키는 것이다. 이러한 기술은 어느 샘플에 응답하는 탭 웨이트 계수의 계단 크기 조정을 감소시켜, 허용할만한 계수 오차를 제공할 수 있는고로, 계수를 그의 최적값으로 수렴시키기 위해 요구된 시간은 상당히 증가된다. 많은 전기 통신 사용에 있어서, 이러한 수렴 시간의 증가는 시스템 수행 목적을 초과한다. 따라서, 등화기의 탭 웨이트 계수를 트레이닝 주기 동안에 최적값으로 조정하여 허용할만한 계수 오차를 제공하기 위하여 요구된 시간을 감축시키는 계획은 바람직하다.
본 발명은 등화기가 잡음 전송 채널내에 설치될 시에 횡단 등화기의 탭 웨이트 계수를 그의 최적값으로 수렴시키는 문제에 관한 것이다. 본 발명에 따르면, 다수의 동일 트레이닝 순차로 이루어져 있는 트레이닝 주기가 전송된다. 트레이닝 주기 동안에, 각 트레이닝 순차내에 대응하는 신호 샘플의 조합이 형성되며, 이러한 조합은 등화 출력 신호를 발생시켜 탭 웨이트 계수를 조정하는 데에 이용된다. 상기한 실시예에 있어서, 대응한 신호 샘플의 각 조합은 평균되어, 평균으로 어림잡은 함수로 이루어져 있다. 트레이닝 주기가 종료된 후, 등화기는 통상적인 작동으로 복귀한다. 잇점으로, 트레이닝 주기 동안에 대응하는 샘플을 조합하는 것은 사실상 탭 웨이트 계수를 허용할만한 계수 오차로 수렴시키기 위해 요구된 시간을 감소시킨다.
본 발명의 일면은 그것이 회로의 복잡성을 감소시키기 위해 자동 또는 적응 횡단 등화기내에 조합될 수 있다.
이하, 첨부된 도면을 참조로 하여 본원을 더욱 상세히 설명하기로 한다.
제1도에서, 실시한 종래 기술의 자동 등화기(100)는 리드(101)상의 수신된 디지탈 신호의 샘플을 연속적으로 수신하기 위하여 디지탈 전송 시스템의 수신기내에 배치된다. 수신된 디지탈 신호는 실존하거나 복잡하며, 하여튼, 리드(101)상의 신호 샘플은 잡음 및 왜곡으로 이루어져 있다(도시되지 않은). 수신된 신호 샘플은 가령 클럭 신호에 따라 샘플링 회로를 스트로브(strobe) 함으로써 잘 알려진 각종 기술을 이용하여 형성시킬 수 있다. 이하, CLK로서 칭해지는 클럭 신호는 통상적인 클럭 회복 회로를 이용한 수신된 디지탈 신호로부터 인출되거나 프리런닝 발진기에 의해 발생된다.
리드(101)상의 디지탈 신호 샘플은 각 CLK 펄스상의 시프트 레지스터(102)의 40셀(cell)을 통하여 연속적으로 결합된다. 기억된 40샘플은 X0,X1…X3로서 표시되되, X0은 제1의 기억된 40샘플이며, X39는 최종 기억된 40샘플이다. 승산기(104-0 내지 104-39)는 제각기 계수 적응 회로(150-0 내지 150-39)내의 RAM(103)으로부터 공급된 관련 탭 웨이트 계수에 따라 시프트 레지스터(102)내의 연속 신호의 40샘플의 각각을 승산한다. 등화 디지탈 신호는 그때 조합기(105)를 이동하여 각각의 승산기(104-0 내지 104-39)에 의해 형성된 곱을 합산함으로써 리드(106)상에 발생된다.
수신된 디지탈 신호의 등화는 최적값을 갖는 특정 세트 탭 웨이트 계수를 요구한다. 게다가, 신호 전송 동안에 발생된 왜곡이 시간에 따라 변할 경우, 특정 세트의 탭 웨이트 계수는 또한 시간에 따라 변한다. 특정 세트의 탭 웨이트 계수를 제공하기 위하여, 상기한 순차의 디지탈 신호는 트레이닝 주기로서 주지된 시간내에 반복적으로 전송된다. 트레이닝 순차가 시스템 사용에 따라 변하는 다수의 디지탈 신호로 이루어져 있지만, 순차내의 다수 디지탈 신호는 제1도에서 104-0 내지 104-39로서 표시된 다수의 탭 웨이트 승산기와 같거나 크게 함으로써, 탭 웨이트 계수를 그의 최적값으로 확실히 수렴하게 한다. 또는, 마찬가지로 순차내의 다수 디지탈 신호는 등화 신호를 형성하도록 결합된 다수의 디지탈 신호와 같거나 그 이상이 되어야 한다. 잡음 전송 채널내의 등화기에 대하여, 각 트레이닝 주기는 많은 동일한 트레이닝순차로 이루어져 있다. 예증한 시스템 사용에 있어서, 각 트레이닝 순차는 64디지탈 신호로 이루어져 있으며, 상기 순차는 각 트레이닝 주기내에서 60번 반복된다.
각 트레이닝 주기 동안에, 탭 웨이트 계수는 그의 최적값으로 수렴시키기 위해 적응 회로(150-0 내지 150-39)에 의해 구동된다. 적응 회로(150-0 내지 150-39)는 잘 알려진 최소 자승 평균 알고리즘을 사용하여 수렴시킨다. 각 트레이닝 주기의 시작에서, 톤은 전송기로부터(도시되지 않음) 마이크로 프로세서가 스위치(110 및 111)를 닫히게 하는 제어 신호를 발생시키는 수신기로 전송된다. 닫히자 마자, 스위치(110)는 CLK를 6비트 카운터(112)에 결합한다. 각 CLK 펄스에 응답하여 증가시키는 카운터(112)는 어드레스를 ROM(113)에 제공한다. ROM(113)는 순차 위치내의 각 트레이닝 순차의 64기대 디지탈 신호값을 기억하여, 각 어드레스에 응답하는 리드(114)상으로 기대 디지탈 신호값을 판독한다. 감산기(115)는 리드(106)상의 각 등화 디지탈 신호 및 리드(114)상의 상기 디지탈 신호의 기대치 사이에 차가 이루어짐으로써 리드(125)상의 오차 신호를 발생시킨다. 이러한 오차 신호는 그때 승산기(116)를 통하여 적당한 이득 상수에 의해 승상되거나 스케일(scale)됨으로써, 곱이 리드(117)상에서 계수 적응 회로(150-0 내지 150-39)로 공급된다.
각 적응 회로내의 승산기(118)는 시프트 레지스터(102)내의 기억된 디지탈 신호 샘플중의 관련 샘플에 따른 스케일된 오차 신호를 승산한다. 리드(119)상에 발생한 상기의 곱은 RAM(103)내에 기억된 탭 웨이트 계수에 요구된 ±증분 변화를 나타낸다.
CLK에 의해 스트로브된 RAM(103)은 기억된 계수를 각 CLK펄스상의 리드(120)상으로 판독한다. 감산기(121)는 그때 기억된 계수 및 리드(119)상의 증분 변화 사이의 차를 형성한다. 이러한 차는 그때 CLK펄스에 의해 RAM(103)으로 기록된다. 트레이닝 주기 또는 예정된 시간 주기가 종료된후, 마이크로 프로세서의 발생된 제어 신호는 스위치(110 및 111)를 열며, 기억된 탭 웨이트 계수는 다음 트레이닝 주기까지 고정된다. 탭 웨이트 계수를 그의 최적값으로 수렴시키기 위해 트레이닝 저러기를 이용하는 상기의 처리는 필요에 따라 반복될 수 있다. 일반적으로, 전송 채널 이동 기능을 급변시킬수록, 트레이닝 주기가 자구 일어난다. 이러한 경우에, 적응 회로(150-0 내지 150-39)는 잦 알려진 최소 자승 평균 알고리즘을 사용하여 수렴시키도록 설치된다는 것을 알아야 한다. 물론, 강제 제로 또는 최소 혼합 자승 평균치와 같은 어느 다수의 다른 잘 알려진 알고리즘은 기술될 상기 등화기 및 본 발명의 실시예에 이용될 수 있다는 것을 알게된다.
트레이닝 주기의 이용에 따른 문제점은, 잡음 전송 채널에 있어서, 리드(125)상에 발생된 상당량의 오차 신호가 탭 웨이트 계수의 부적당한 세트에 기인하며, 그리고 상당량의 오차 신호는 잡음에 기그런데 이한다는 것이 공지되어 있지 않다는 것이다. 잡음은 평균치가 0이 되어, 정보율과 같은 비율로 변하므로 탭 웨이트 계수의 조정이 잡음으로 인한 오차 신호 성분에 응답하여 이루어지지는 않는다. 따라서, 잡음에 응답하여 탭 웨이트 계수를 조정하는 것은 이러한 계수를 그의 최적값으로 구동시키기 위해 요구된 것을 증가시킴으로써, 계수 오차를 증가시킨다.
잡음이 있을 동안에 각 RAM(103)내에 기억된 탭 웨이트 계수를 조정하는 데에 있어서의 문제점을 해소시키기 위하여, 본 발명에 따른 자동 등화기는 트레이닝 주기의 연속적이고 동일한 트레이닝 순차내의 각 대응하는 디지탈 신호를 조합한다. 즉, 어느 트레이닝 순차내의 XJ샘플은 트레이닝 주기의 모든 다른 트레이닝 순차내의 XJ샘플과 조합되며, 여기서 J는 0 내지 63이다. 공지된 실시예에 있어서, 이러한 대응하는 샘플의 조합은 이러한 샘플의 평균을 이루거나, 이러한 샘플의 평균을 어림잡은 함수이다.
제2도는 트레이닝 주기내의 대응하는 신호 샘플의 평균을 이루도록 변형된 제1도의 자동 등화기를 도시한 것이다. 이러한 샘플을 평균화시키기 위하여, 리드(101)상에 수신된 샘플의 각각은 파라미터 C0에 의해 승산되며, 앞선 샘플, 즉 시프트 레지스터(102 및 202)를 통하여 결합된 샘플의 각각은 파라미터 C1에 의해 승산된다. 동일한 60트레이닝 순차가 트레이닝 주기내의 수(1 내지 60)으로 표시된다고 가정하면, 파라미터 C0는 각 트레이닝 순차에 따라 순차적으로 감소되어, 현행 트레이닝 순차수로 나누어진 1과 같으며, 파라미터 C1는 1-C0와 같다. 따라서, 제1트레이닝 순차내의 64샘플에 대해서, C0=1 및 C1=0이다. 제2트레이닝 순차내의 64샘플에 대해서, C0및 C1=
Figure kpo00001
이며… 그리고 제60트레이닝 순차내의 64샘플에 대해서, C0=1/60 및 C1=59/60이다.
제2도에 도시된 바와같이, 리드(101)상의 수신된 샘플의 각각은 승산기(206)을 통하여 결합되되, 상기 샘플은 파라미터 C0에 의해 승산됨으로써, 가산기(205)통하여 시프트 레지스터(102)에 결합된다. ROM레지스터(207)는 60연속 위치내의 C0의 적정치를 기억시켜, 카운터(208)에 의해 제공된 각 어드레스에 응답하는 C0값을 판독한다. 0카운트에서 개시된 카운터(208)는 모든 제64 CLK펄스에 응답하는 트레이닝 주기 동안에 카운트를 1씩 증가시킨다. 이러한 펄스는 각 트레이닝 순차의 시작에 대응하여, 회로(209)를 64로 나눔으로써 CLK펄스로부터 발생된다. 트레이닝 주기와 다른 시간에서 카운터(208)는 금지되어, 리드(211)상에서의 마이크로 프로세서의 발생된 제어 신호에 의해 0카운트에 유지된다. 0으로 어드레스 될 시에, ROM 레지스터(207)는 유리하게도 1과같은 C0값을 제공한다. 따라서, 트레이닝 주기 동안을 제외하면, 수신된 샘플은 승산기(206)에 의해 영향을 받지 않는다.
시프트 레지스터(102)를 통하여 결합된 디지탈 신호 샘플는 24위치 시프트 레지스터(202)에 공급된다. 레지스터(202)내에 기억된 샘플은 X-1 내지 X-24로서 표시되어, 각 CLK 펄스상의 레지스터(202)를 통하여 연속적으로 결합된다. 트레이닝 순차에 대응하는 64샘플을 기억시켜, 대응한 샘플이 동시에 가산기(205)에 확실히 도달하게 하기 위하여 시프트 레지스터(202)가 요구된다.
시프트 레지스터(202)에서 클럭된 샘플은 리드(210)상에 발생하여, 승산기(203)에 결합되되, 상기 샘플은 파라미터 C1에 의해 승산된다. 파라미터 C1은 ROM(205)내의 60위치내에 기억되어, 카운터(208)에 의해 발생된 어드레스 응답하여 판독한다. 잇점으로, ROM(205)에 대한 0어드레스는 C1값 0을 공급하여, 승산기(203)가 트레이닝 주기 동안을 제외하고는 0곱을 가산기(205)에 제공한다. 그러나, 트레이닝 주기 동안에 파라미터 C1은 순차적으로 증가됨으로써, 가산기(205)에 의해 시프트 레지스터(102)로 제공된 합은 트레이닝 주기의 연속적인 트레이닝 순차내에 대응하는 샘플의 평균이 된다. 따라서, 리드(106)상의 값으로 수렵시키기 위해 요구된 시간을 실제 줄여 계수 오차를 감소시키게 된다. 계수 적응 회로의 동작과 오차 신호의 발생은 제1도에 기술된 바와 동일하며, 제1 및 2도의 대응 회로는 같은 번호로 표시되어 있다.
제1부의 각 트레이닝 주기 동안에 고이득 상수 또는 큰 스케일링 소자를 승산기(118)에 조공하도록 세트되는 스위치(212)를 제2도의 자동 등화기는 또한 유리하게도 통합한다. 이러한 제1부가 경과한 후, 마이크로 프로세서의 발생된 제어신호의 제어하에 스위치(212)는 저이득 또는 저 스케일링 상수를 승산기(116)로 토글시킨다. 이러한 적응 이득 제어는 또한 탭 웨이트 계수가 수렴하는 동안에 잡음을 감소시켜, 매우 정확한 계수를 조정한다.
트레이닝 주기가 끝나면, 스위치(111)는 열리며, 스위치(212)는 고이득 위치로 스위치한다. 그러나, 양호하게도 연속 트레이닝 주기 동안에 동기화하기 위하여 제1트레이닝 주기 후에 스위치(110)는 닫혀진다. 특히, 카운터(112)는 스위치(110)가 닫힘으로써 실행되는 것을 연속 트레이닝 주기 시작에서의 스위치(111) 폐쇄 시간의 밀리세컨드 오차 동안이다. 이러한 밀리세컨드 오차는 CLK펄스는 주기보다 사실상 더 크다.
120 ROM 위치내에 기억된 파라미터 C0및 C1을 이용한 대응 샘플 평균을 이룬 대신에, 파라미터 C0가 0.1 및 C1=1-C0에서 제한된 감쇠 지수 함수로서 계산되는 경우, 제2도의 회로는 제3도에 도시된 바와 같이 간단해진다. 이러한 감쇠 지수를 사용함으로써, 유리하게도 회로 비용을 줄일시에 최적에 가까운 수행에 따라 평균한 대응 샘플을 어림잡을 수 있다.
제3도에서, 수신된 디지탈 신호의 연속적인 샘플은 승산기(206) 및 조합기(205)를 통한 리드(101)상에서 시프트 레지스터(102)에 결합된다. 전술된 바와같이, 트레이닝 주기의 시작에서, 톤은 마이크로 프로세서의 발생된 제어 신호가 스위치(110 및 111)를 닫히게 하여, 스위치(212)를 고이득 위치로 세트하는 수신기로 전송된다. 이러한 제어신호는 또한 파라미터 C0을 기억한 RAM 레지스터(308)에 논리 1을 결합시키기 위하여 스위치(309)를 토글시킨다. 이 파라미터 C0는 RAM 레지스터(308)로부터 각 CLK 펄스상의 승산기(206)로 클럭된다. 가산기(205)는 승산기(203)에 의해 형성된 곱에 따라 승산기(206)에 의해 제공된 곱을 조합한다. 이러한 전자의 곱은 리드(210)상의 신호의 C1배와 같으며, 여기서 C1은 1-C0와 같다. 파라미터 C1을 형성하기 위하여 1에서 파라미터 C0을 감산하는 수학적 계산은 감산기(307)가 한다. 이러한 차는 그때 각 CLK펄스상의 승산기(203)에 유용하다. 어느 트레이닝 주기의 제1트레이닝 순차 동안에 스위치(309)는 논리 1을 C0RAM 레지스터(308)에 결합한다. 제1트레이닝 순차가 종료된 후, 마이크로 프로세서의 발생된 제어 신호는 스위치(309)를 비교기(310)의 출력으로 토글시킨다. 그러므로, RAM 레지스터(308)의 클럭된 C0출력은 상수 0.996으로 승산되는 승산기(311)를 통하여 결합된다. 비교기(310)는 그때 승산기(311)에 의해 형성된 곱이나 값 0.1과, 그 이상의 값을 RAM 레지스터(308) 후방에 결합한다. 이러한 동작은 제1트레이닝 순차후에 지수식의 C0를 순차적으로 감소시켜, 지수식의 파라미터 C1을 순차적으로 증가시킨다. 따라서, 가산기(205)에 의해 시프트 레지스터(102)에 제공된 합은 사실상 대략 수학적 평균한 대응 신호 샘플을 조합한 것이다. 제3도에 도시된 여분 회로의 동작은 제2도의 동작과 동일하며, 동일소자는 같은 번호로 표시된다.
따라서, 리드(106)상의 등화 신호와 트레이닝 주기 동안에 탭 웨이트 계수의 적응은 대략 수학적 평균한 대응 신호 샘플의 조합에 기초를 둔다. 제2도에 도시된 회로에 따라서, 제3도의 회로는 잡음이 있는 탭 웨이트 계수를 새롭게 하는 데의 장애점을 실제 감소시킴으로써, 탭 웨이트 계수를 그의 최적값으로 수렵시키기 위해 요구된 시간을 줄여 계수 오차를 감소시킨다.
전술한 본 발명은 자동 등화기에 관한 것이지만, 본 발명은 적응 등화기내에 쉽게 통합시킬 수 있다. 제4도는 적응 등화를 제공하도록 변형된 제3도의 자동 등화기의 구조를 도시한 것이다. 이러한 변형은 단지 양자화기(401) 및 스위치(402)가 추가될 뿐이다. 양자화기(401)는 조합기(105)의 출력을 수납하여, 그것을 전송된 디지탈 신호 레벨에 가장 근접한 레벨로 되게 한다. 이 설정된 값은 리드(403)상에 발생된다. 트레이닝 주기 동안에, 스위치(402)는 스위치(110 및 111)와 같은 식으로 마이크로 프로세서 제어 신호에 의해 제어되며, 제4도의 회로는 제3도의 회로와 같은 식으로 작동한다. 트레이닝 주기가 완료되고, 공지되지 않은 데이타가 수신기로 전송된 후, 스위치(402)는 리드(403)상의 양자화 신호를 감산기(115)에 결합한다. 결과, 감산기(115)는 비트레이닝 주기 동안에 오차 신호를 형성하되, 상기 오차 신호는 조합기(105)의 등화기 출력에서 리드(403)상의 양자화 신호를 뺀 것이다. 이러한 오차 신호는 그때 공지되지 않은 데이타 값이 양자화기(401)에 의해 추정되는 공지되지 않은 데이타에 기초를 둔 탭 웨이트 계수를 새롭게 하는 데에 이용된다. 이러한 양자화기(401) 및 스위치(402)의 사용은 또한 제2도의 등화기의 작동으로 통합될 수 있다.
물론, 본 발명이 특정 실시예에 대하여 기술되었지만, 다수의 다른 장치는 본 발명의 정신 및 범주에 벗어남이 없이 본 분야의 숙련자에 의해 계획될 수 있다. 첫째로 예를들면, 본 발명은 부분적으로 공간 처리된 등화기내에 이용될 수 있으며, 그중에 샘플링 클럭은 탭 웨이트 계수를 새롭게 하기 위해 이용된 클럭보다 더 빠르게 되어, 본 발명은 트레이닝 주기 동안에 회로를 새롭게 한 탭 웨이트 계수 및 시프트 레지스터에 대한 샘플링 클럭을 이용함으로써 간단해질 수 있다. 둘째로, 본 발명에 따른 자동 등화기는 아나로그 입력신호를 등화하는 데에 이용될 수 있되, 상기 신호는 이산값에 제한을 받지 않는다. 셋째로, 도면에 도시된 다수의 승산기는 마이크로 프로세서 제어하에 시간이 배분되는 단일 승산기로 대치될 수 있다.

Claims (13)

  1. 등화기에 있어서, 각각의 순차가 다수의 샘플로 이루어져 있는 연속적인 순차내로 배열된 디지탈 신호의 샘플을 수신하기 위한 수단, 예정된 시간 간격 동안에 상기 춘사내의 상기 샘플 중의 대응 샘플을 조합하기 위한 수단, 관련된 계수로 상기 조합된 샘플중의 선택된 샘플을 승산하기 위한 수단과, 등화기 출력을 형성하기 위하여 상기 승산 수단에 의해 형성된 곱을 결합하기 위한 수단을 특징으로 하는 등화기.
  2. 제1항에 있어서, 상기 관련된 계수를 상기 등화기의 출력 함수로서 변형시키기 위한 수단을 특징으로 하는 등화기.
  3. 제2항에 있어서, 상기 조합수단은 상기 샘플중의 각 대응 샘플의 평균을 이루어지는 것을 특징으로 하는 등화기.
  4. 제2항에 있어서, 상기 조합수단은 상기 샘플중의 각 대응 샘플을 대략 평균한 지수함수를 이용하는 것을 특징으로 하는 등화기.
  5. 제1항에 있어서, 상기 조합된 샘플중의 선택된 샘플은 상기 조합된 샘플의 모두와 같은 것을 특징으로 하는 등화기.
  6. 제1항에 있어서, 상기 조합된 샘플중의 선택된 샘플은 상기 조합된 모든 샘플보다 적은 것을 특징으로 하는 등화기.
  7. 제 6 항에 있어서, 상기 조합된 샘플중의 선택된 샘플은 연속 디지탈 신호 샘플로 이루어져 있는 것을 특징으로 하는 등화기.
  8. 제1항에 있어서, 상기 조합된 샘플중의 선택된 샘플은 시간 함수로서 변하는 것을 특징으로 하는 등화기.
  9. 제1항에 있어서, 상기 예정된 시간 간격이 트레이닝 주기이며, 상기 연속 순차는 상기 수신된 디지탈 신호내의 잡음 및 왜곡이 없는 경우에 동일한 것을 특징으로 하는 등화기.
  10. 제1항에 있어서, 상기 승산 수단은 상기 예정된 시간 간격과 다른 시간동안 상기 관련 계수에 의해 다수의 상기 수신된 샘플을 승산하는 것을 특징으로 하는 등화기.
  11. 제10항에 있어서, 상기 조합 수단은 상기 예정된 시간간격과 다른 시간에 상기 등화기의 출력을 형성하기 위하여 상기 승산 수단에 의해 형성된 곱을 조합하는 것을 특징으로 하는 등화기.
  12. 제11항에 있어서, 상기 예정된 시간 간격과 다른 시간에 상기 관련된 계수를 상기 등화기 출력의 함수로서 변형하기 위한 수단을 것을 특징으로 하는 등화기.
  13. 등화기의 탭 웨이트 계수를 조정하는 방법에 있어서, 상기 방법은 디지탈 신호의 샘플을 수신하되, 상기 샘플은 각 순차가 다수의 샘플로 이루어져 있는 연속 순차로 배열되며, 예정된 시간 간격 동안에 상기 순차내의 상기 샘플중의 대응 샘플을 조합하며, 관련된 계수로 상기 조합된 샘플중의 선택된 샘플을 승산하여, 형성된 곱을 결합함으로써 등화기의 출력을 형성하며, 그리고 상기 관련된 계수를 상기 등화기 출력의 함수로서 변형하는 것을 특징으로 하는 등화기의 탭 웨이트 계수의 조정 방법.
KR1019850009433A 1984-12-17 1985-12-16 등화기 및 그의 탭 웨이트 계수 조정 방법 KR910007707B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US682378 1984-12-17
US06/682,378 US4695969A (en) 1984-12-17 1984-12-17 Equalizer with improved performance

Publications (2)

Publication Number Publication Date
KR860005505A KR860005505A (ko) 1986-07-23
KR910007707B1 true KR910007707B1 (ko) 1991-09-30

Family

ID=24739434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009433A KR910007707B1 (ko) 1984-12-17 1985-12-16 등화기 및 그의 탭 웨이트 계수 조정 방법

Country Status (6)

Country Link
US (1) US4695969A (ko)
JP (1) JP2573567B2 (ko)
KR (1) KR910007707B1 (ko)
CA (1) CA1252831A (ko)
GB (1) GB2168578B (ko)
SE (1) SE463588B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873646A (en) * 1985-07-15 1989-10-10 Tektronix, Inc. Digital Correction of linear system distortion
NL8502767A (nl) * 1985-10-10 1987-05-04 Philips Nv Zelfinstellend filter.
JPS62104324A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 適応形自動等化器
US4789952A (en) * 1986-12-29 1988-12-06 Tektronix, Inc. Method and apparatus for digital compensation and digital equalization
US4811360A (en) * 1988-01-14 1989-03-07 General Datacomm, Inc. Apparatus and method for adaptively optimizing equalization delay of data communication equipment
US5027369A (en) * 1990-03-26 1991-06-25 Motorola, Inc. Rapid convergence decision feedback equalizer
US5117291A (en) * 1990-11-30 1992-05-26 At&T Bell Laboratories Technique for adjusting signal dispersion cancellation apparatus in communications systems
US5297169A (en) * 1991-06-28 1994-03-22 Telefonaktiebolaget L M Ericsson Equalizer training in a radiotelephone system
US5648987A (en) * 1994-03-24 1997-07-15 Samsung Electronics Co., Ltd. Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers
JP4023842B2 (ja) * 1995-09-28 2007-12-19 ソニー株式会社 ディジタルフィルタ及び音響再生装置
US5901075A (en) * 1995-12-22 1999-05-04 Lucent Technologies Inc. Performance of an adaptive weight FIR filter having a timeshared tap weight processor
US6760371B1 (en) * 2000-03-22 2004-07-06 The Boeing Company Method and apparatus implementation of a zero forcing equalizer
JP3594297B2 (ja) * 2000-11-08 2004-11-24 株式会社日立国際電気 データ再生方式およびデータ再生器
JP4099759B2 (ja) * 2002-12-17 2008-06-11 日本電気株式会社 送信電力制御方式
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
JP4702392B2 (ja) * 2008-04-28 2011-06-15 カシオ計算機株式会社 共鳴音発生装置および電子楽器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708766A (en) * 1970-12-31 1973-01-02 Ibm Automatic equalizer and method of operation therefor
US3723911A (en) * 1971-09-13 1973-03-27 Codex Corp Training adaptive linear filters
US3978435A (en) * 1974-04-26 1976-08-31 Cselt - Centro Studi E Laboratori Telecomunicazioni Spa Digital equalizer for data-transmission system
FR2354003A1 (fr) * 1976-06-04 1977-12-30 Anvar Perfectionnements aux systemes de transmission de donnees
JPS5488048A (en) * 1977-12-26 1979-07-12 Kokusai Denshin Denwa Co Ltd Automatic transversal equalizer
US4290139A (en) * 1978-12-22 1981-09-15 General Datacomm Industries, Inc. Synchronization of a data communication receiver with a received signal
JPS56166620A (en) * 1980-05-28 1981-12-21 Toshiba Corp Automatic equalizer
DE3173567D1 (de) * 1980-09-24 1986-03-06 Toshiba Kk Transversal equalizer
US4435823A (en) * 1980-12-29 1984-03-06 Harris Corporation Adaptive equalizer capable of linear and nonlinear weighting
US4481643A (en) * 1982-07-01 1984-11-06 Tokyo Shibaura Denki Kabushiki Kaisha Automatic equalizer
US4467441A (en) * 1982-10-08 1984-08-21 At&T Bell Laboratories Adaptive filter including controlled tap coefficient leakage
JPS59211313A (ja) * 1983-05-17 1984-11-30 Toshiba Corp 自動等化器

Also Published As

Publication number Publication date
CA1252831A (en) 1989-04-18
GB2168578A (en) 1986-06-18
JPS61145921A (ja) 1986-07-03
GB8530422D0 (en) 1986-01-22
SE8505925L (sv) 1986-06-18
SE8505925D0 (sv) 1985-12-13
SE463588B (sv) 1990-12-10
GB2168578B (en) 1988-05-25
KR860005505A (ko) 1986-07-23
JP2573567B2 (ja) 1997-01-22
US4695969A (en) 1987-09-22

Similar Documents

Publication Publication Date Title
KR910007707B1 (ko) 등화기 및 그의 탭 웨이트 계수 조정 방법
US4789994A (en) Adaptive equalizer using precursor error signal for convergence control
US7120193B2 (en) Decision feedback equalizer with dynamic feedback control
EP0426026B1 (en) Equalizer
US5164961A (en) Method and apparatus for adapting a viterbi algorithm to a channel having varying transmission properties
US7203233B2 (en) Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
US6563868B1 (en) Method and apparatus for adaptive equalization in the presence of large multipath echoes
US5031194A (en) Wideband digital equalizers for subscriber loops
US4468786A (en) Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system
US5048060A (en) Digital signal receiving circuit with means for controlling a baud rate sampling phase by a power of sampled signals
US4021738A (en) Adaptive equalizer with fast convergence properties
US5272727A (en) Adaptive maximum likelihood sequence estimator using channel estimators of respective order of impulse response
US5020078A (en) Baudrate timing recovery technique
US4872184A (en) Digital automatic line equalizer with means for controlling tap gains of transversal filter based on mean power of output from the filter
IE61699B1 (en) Method for the equalization of dispersive, linear or approximately linear channels for the transmission of digital signals and arrangement for carrying out the method
US5224127A (en) Digital data communication system
US5359628A (en) Channel impulse response estimator for use in an adaptive maximum likelihood sequence estimation receiver which is applicable to a communication system having a channel characteristic with rapid fluctuation
US6430287B1 (en) Combined parallel adaptive equalizer/echo canceller
US4982428A (en) Arrangement for canceling interference in transmission systems
EP0114855B1 (en) Adaptive filter update normalization
US7035330B2 (en) Decision feedback equalizer with dynamic feedback control
JPS63174419A (ja) デジタル信号補償装置
US4438521A (en) Automatically adaptive transversal filter
US4375692A (en) Least squares lattice decision feedback equalizer
US7535954B2 (en) Method and apparatus for performing channel equalization in communication systems

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
FPAY Annual fee payment

Payment date: 20020903

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee