KR910007634Y1 - Dolby noise eraze type distinction and control circuit - Google Patents

Dolby noise eraze type distinction and control circuit Download PDF

Info

Publication number
KR910007634Y1
KR910007634Y1 KR2019870004286U KR870004286U KR910007634Y1 KR 910007634 Y1 KR910007634 Y1 KR 910007634Y1 KR 2019870004286 U KR2019870004286 U KR 2019870004286U KR 870004286 U KR870004286 U KR 870004286U KR 910007634 Y1 KR910007634 Y1 KR 910007634Y1
Authority
KR
South Korea
Prior art keywords
signal
dolby
circuit
time
predetermined
Prior art date
Application number
KR2019870004286U
Other languages
Korean (ko)
Other versions
KR880018499U (en
Inventor
심순선
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019870004286U priority Critical patent/KR910007634Y1/en
Publication of KR880018499U publication Critical patent/KR880018499U/en
Application granted granted Critical
Publication of KR910007634Y1 publication Critical patent/KR910007634Y1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions

Abstract

내용 없음.No content.

Description

돌비 잡음제거 테이프 판별 및 제어회로Dolby Noise Canceling Tape Identification and Control Circuit

제1도는 본 고안의 블록도.1 is a block diagram of the present invention.

제2도는 본 고안의 일실시예의 회로도.2 is a circuit diagram of an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 타임설정부 20 : 발진부10: time setting unit 20: oscillation unit

30 : 돌비 제어부 40 : 돌비 및 오디오회로30: Dolby control unit 40: Dolby and audio circuit

50 : 제어신호 발생부 60 : 신호검출부50: control signal generator 60: signal detector

본 고안은 돌비 잡음제거회로(DOLBY Noise Reduction : 이하 돌비회로라 칭한다)를 내장한 오디오 기기의 제어회로에 관한 것으로, 특히 재생시 녹음된 테이프의 돌비회로 사용여부를 판별하여 자동으로 녹음된 상태에 적합하게 제어하는 회로에 관한 것이다.The present invention relates to a control circuit of an audio device with a built-in DOLBY Noise Reduction circuit (hereinafter referred to as a Dolby circuit). It relates to a circuit for appropriately controlling.

일반적으로 돌비회로란 영국의 Dolby연구소에서 개발된 일종의 준위제어시스템을 말하는 것으로서, 입력측에서 준위를 압축하고 출력측에서 준위를 신장하는 방법으로 오디오의 전대역에 걸쳐 잡음을 감소시킨다.In general, Dolby Circuit is a type of level control system developed by Dolby Laboratories in the UK. It reduces noise over the entire audio band by compressing the level at the input and increasing the level at the output.

통상 돌비회로를 내장하고 있는 오디오나 비디오 기기에 있어서 돌비기능 스위치가 "온"상태로 되어 있으면, 돌비회로 방식으로 녹음된 테이프이거나 또는 돌비회로 방식을 사용치 않고 일반방식으로 녹음된 테이프의 여부에 관계없이 돌비 잡음제거회로가 동작되므로, 녹음시 돌비 방식을 사용치 않은 테이프를 재생시 돌비방식으로 동작시키는 경우에는 고역부분이 디-엠파시스(De-emphasis)되어 고역이 감쇄되는 결과가 초래되어 오디오 신호가 원음 상태대로 재생되지 않게되는 결점이 있었다.In audio or video equipment that normally incorporates a Dolby circuit, if the Dolby function switch is in the "on" state, it is either a tape recorded in the Dolby circuit method or a tape recorded in a general manner without using the Dolby circuit method. Regardless, the Dolby Noise Canceling circuit is operated, so when the tape is not used in the Dolby method when recording, the Dolby method is used to play the Dolby method, resulting in the high band being de-emphasis. The drawback was that the audio signal would not play back as it was.

따라서 본 고안의 목적은 돌비회로를 채용한 오디오기기에 있어서 녹음시 소정 기준신호를 테이프에 부가해줌으로써 재생시 상기 기준신호가 검출되면 돌비 회로를 등장시키고 상기 기준 신호가 검출되지 않으면 돌비회로를 사용치 않은 일반회로로 동작시킬수 있는 제어회로를 제공함에 있다.Therefore, an object of the present invention is to add a predetermined reference signal to a tape during recording in an audio device employing a Dolby circuit, and when the reference signal is detected during playback, a Dolby circuit is introduced and when the reference signal is not detected, a Dolby circuit is used. The present invention provides a control circuit that can operate as a general circuit.

본 고안의 또 다른 목적은 돌비회로를 사용시 녹음된 테이프의 상태에 따라 자동적으로 제어될수 있도록 함으로써 사용의 편리함과 함께 원음에 충실한 음을 제공할수 있는 제어회로를 제공함에 있다.Another object of the present invention is to provide a control circuit that can provide the sound faithful to the original sound with ease of use by being automatically controlled according to the state of the recorded tape when using the Dolby circuit.

이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 블록도로서, 녹음시 초기에 소정 기준신호가 테이프상에 기록되는 시간을 설정하는 상기 타임설정부(10)에서 설정된 시간만큼 발진하여 소정시간 동안만 발진출력을 헤드부에 인가하는 발진부(20)와, 공지의 돌비회로 및 오디오 증폭회로로된 돌비 및 오디오회로부(40)와, 상기 돌비회로의 동작을 제어하는 돌비제어부(30)와, 녹음 초기에 상기 타임설정회로(10)에서 설정된 시간만큼 상기 발진부(20)에서 발생된 신호를 테이프에 기록하면 재생시 상기 신호를 검출하여 디지탈 신호로 변환시키는 신호 검출부(60)와, 상기 신호검출부(60)에서 녹음 초기의 기준신호가 검출되면 그 신호에 따른 돌비제어신호를 발생시키는 제어신호 발생부(50)으로 구성된다.1 is a block diagram of the present invention, which oscillates as much as the time set by the time setting unit 10 for setting a time when a predetermined reference signal is recorded on a tape at the time of recording, and outputs the oscillation output only for a predetermined time. An oscillation unit 20 to be applied, a Dolby and audio circuit unit 40 comprising a known Dolby circuit and an audio amplification circuit, a Dolby control unit 30 for controlling the operation of the Dolby circuit, and the time setting circuit at the beginning of recording ( When the signal generated by the oscillator 20 is recorded on the tape for the time set in 10), the signal detection unit 60 detects the signal during reproduction and converts the signal into a digital signal, and the reference of the initial recording in the signal detection unit 60. When a signal is detected, the control signal generator 50 generates a Dolby control signal according to the signal.

한편 제2도는 본 발명에 따른 일실시예의 상세회로도로서, 도면중 트랜지스터(Q1)(Q6), 저항(R1)(R12), 콘덴서(C1)및 인버터(11)로 구성된 부분이 타임설정부(10)에 대응하고, 트랜지스터(Q2)(Q3), 낸드게이트(21), 인버터(23), 가변저항(VR1) 및 발진회로(22)로 구성된 부분이 발진부(20)에 대응하며, 저항(R11), 스위치(SW1)(SW2), 다이오드(D1)(D2), 인버터(32) 및 앤드게이트(31)로 구성된 부분이 돌비제어부(30)에 대응하고, 공지의 돌비회로(41) 및 오디오신호 증폭회로(42)로 구성된 부분이 돌비 및 오디오회로(40)에 대응하며, 저항(R4)(R5)(R10), 콘덴서(C4)(C5), 다이오드(D3)(D4), 인버터(51)(52) 및 플립플롭(53)으로 구성된 부분이 제어신호 발생부(50)에 대응하고, 저항(R2)(R3)(R6-R9)(R13), 콘덴서(C2)(C3)(C6), 증폭용 버퍼(61), 인버터(62), 비교기(63) 및 트랜지스터(Q4-Q6)로 구성된 부분이 신호검출부(60)에 대응한다.2 is a detailed circuit diagram of an embodiment according to the present invention, in which a portion consisting of transistors Q 1 , Q 6 , resistor R 1 , R 12 , capacitor C 1 , and inverter 11 is shown. Corresponding to the time setting section 10, a portion composed of the transistors Q 2 (Q 3 ), the NAND gate 21, the inverter 23, the variable resistor VR 1 , and the oscillation circuit 22 is an oscillation section ( 20 corresponds to the resistor R 11 , the switch SW 1 (SW 2 ), the diode D 1 (D 2 ), the inverter 32, and the end gate 31. ), A part composed of a known Dolby circuit 41 and an audio signal amplifying circuit 42 corresponds to Dolby and an audio circuit 40, and a resistor (R 4 ) (R 5 ) (R 10 ), a capacitor The portion composed of (C 4 ) (C 5 ), diode (D 3 ) (D 4 ), inverter (51) (52), and flip-flop (53) corresponds to the control signal generator (50), and resistor (R). 2 ) (R 3 ) (R 6 -R 9 ) (R 13 ), condenser (C 2 ) (C 3 ) (C 6 ), amplification buffer 61, inverter 62, comparator 63 and track The portion composed of the transistors Q 4 -Q 6 corresponds to the signal detection unit 60.

도면중 미설명부호 SW3는 사용자의 녹음/재생 스위치 선택에 따라 제어되는 스윙치로서 헤드부(70)과 오디오회로를 접속한다.In the figure, reference numeral SW 3 is a swing value controlled according to a user's recording / playback switch selection, and connects the head unit 70 and an audio circuit.

따라서 상술한 도면과 구성을 참조하여 본 고안을 설명하면 아래와 같다.Therefore, the present invention will be described with reference to the above-described drawings and configurations.

먼저 녹음시 돌비회로 "온/오프" 스위치(SW1)가 온 상태로 있으면 녹음(REC)키를 누름에 따라 단자(55)에서 소정 "하이" 신호가 인가되어 미분회로를 구성하는 C4, R4에 의해 미분되므로 소정펄스로된후 인버터(51)에서 반전되어 플립플롭(53)의 셋트입력단(S)으로 인가된다.If in the first recording during Dolby circuit "on / off" switch (SW 1), the on state C constituting the recording (REC) in accordance with the key depressing is applied to a prescribed "high" signal at the terminal 55 a differential circuit 4, Since it is differentiated by R 4 , it becomes a predetermined pulse and is then inverted by the inverter 51 and applied to the set input terminal S of the flip-flop 53.

이에따라 플립플롭(53)의 출력단(Q)는 "하이"로 출력되고 다이오드(D2)를 통하여 앤드게이트(31)의 한 입력단으로 인가되고 또한 스위치(SW1)가 "온"상태로 접속되어 있으므로 저항(R11)을 통해 "하이"신호가 상기 앤드게이트(31)의 타 입력단으로 인가되므로 앤드게이트(31)의 출력은 "하이"가 된다.Accordingly, the output terminal Q of the flip-flop 53 is output "high" and is applied to one input terminal of the AND gate 31 through the diode D 2 , and the switch SW 1 is connected in the "ON" state. Therefore, since the "high" signal is applied to the other input terminal of the AND gate 31 through the resistor R 11 , the output of the AND gate 31 becomes "high".

따라서 돌비회로(41)는 상기 앤드게이트(31)의 "하이"신호 출력에 의하여 동작을 시작한다.Therefore, the Dolby circuit 41 starts to operate by outputting the "high" signal of the AND gate 31.

한편 앤드게이트(31)의 출력신호는 인버터(11)에서 반전된 후 트랜지스터(Q1)의 베이스측 입력단에 "로우"신호가 인가되므로 상기 트랜지스터(Q1)가 "온"상태로되고 R1과 C1의 시정수만큼 소정펄스()가 트랜지스터(Q6)에 출력된다.The output signal of the AND gate 31 because the "low" signal to the base-side input terminal of the transistor (Q 1) after being inverted by the inverter 11 is applied to the transistor (Q 1) is turned "on" state R 1 And a predetermined pulse by the time constant of C 1 ) Is output to the transistor Q 6 .

이에의해 상기 낸드게이트(21)의 두 입력단은 모두 "하이"상태로 되어 출력은 "로우"로 되므로 트랜지스터(Q2)의 베이스단에 입력되므로 발진회로(22)에 소정 전원이 가해지고 발진을 하게된다.As a result, both input terminals of the NAND gate 21 are "high" and the output is "low". Therefore, the input terminal of the NAND gate 21 is input to the base terminal of the transistor Q 2 , so that a predetermined power is applied to the oscillation circuit 22 to generate oscillation. Will be done.

한편 인버터(23)에서는 트랜지스터(Q6)의 콜렉타 출력 신호가 반전되어 즉 "로우"신호가 되어 트랜지스터(Q3)를 "온"시키고 이때 녹음(REC)키 동작에 의하여 스위치(SW3)가 REC측에 접속되어 있으므로 헤드부(70)로 소정 기준신호가 출력되어 테이프상에 기록된다.On the other hand, in the inverter 23, the collector output signal of the transistor Q 6 is inverted, that is, becomes a "low" signal, and the transistor Q 3 is "on", and at this time, the switch SW 3 is operated by the recording (REC) key operation. Is connected to the REC side, a predetermined reference signal is output to the head portion 70 and recorded on the tape.

여기서 발진부(20)의 출력레벨은 가변저항(VR1)에 의해 오디오 증폭회로(42)의 출력레벨과 동일하게 조정해 놓는다.Here, the output level of the oscillator 20 is adjusted in the same manner as the output level of the audio amplifier circuit 42 by the variable resistor VR 1 .

따라서 상술한 과정에서 설명한 바와같이 타임설정부(10)의 저항(R1)과 콘덴서(C1)에 의해서 설정된 소정 시간만큼 발진부(20)를 통해 소정 기준신호가 헤드부(70)를 통하여 테이프상에 기록(또는 녹음)되는 것임을 용이하게 이해할수 있다.Therefore, as described in the above-described process, the predetermined reference signal is taped through the head unit 70 through the oscillation unit 20 for a predetermined time set by the resistor R 1 and the capacitor C 1 of the time setting unit 10. It can be easily understood that it is recorded (or recorded) on the image.

한편, 재생키(PB Key)를 누름에 따라서 단자(56)에서 소정 "하이"신호가 인가되면 C5, R5에서 미분화되어 소정펄스로되고 인버터(52)에서 반전되어 상기 플립플롭(53)의 리셋트단자(R)에 입력되므로 플립플롭의 출력단(Q)에서는 "로우"신호가 출력된다. 재생시에 헤드부(70)에서 픽업(Pick-Up)된 신호는 미약한 레벨이므로 증폭용버퍼(61)에서 증폭한후 저항(R2)(R3), 콘덴서(C2)(C3), 비교기(63)에 의해서 상기 발진부(20)에서 발생된 기준신호만 필터링한후 출력된 신호를 트랜지스터(Q4)를 통하여 구형 펄스로 만들고 저항(R6)와 콘덴서(C6)에 의해서 충·방전 함에 따라 트랜지스터(Q5)를 "턴온/온프"한다.On the other hand, when a predetermined " high " signal is applied from the terminal 56 as the PB key is pressed, it is differentiated from C 5 and R 5 to become a predetermined pulse and inverted by the inverter 52 to flip the flip-flop 53. Since it is input to the reset terminal R of, the "low" signal is output from the output terminal Q of the flip-flop. Since the signal picked up by the head unit 70 at the time of reproduction is a weak level, it is amplified by the amplification buffer 61, and then resistors R 2 (R 3 ) and capacitors C 2 (C 3 ). After filtering only the reference signal generated by the oscillator 20 by the comparator 63, the output signal is made into a rectangular pulse through the transistor Q 4 and filled by the resistor R 6 and the capacitor C 6 . and discharge and the transistor (Q 5) "turn-on / onpeu" as.

이에 의해서 저항(R7)의 전원은 0.6V 이상을 유지하게되어 트랜지스터(Q6)의 출력은 "로우"로 된다.As a result, the power supply of the resistor R 7 is maintained at 0.6 V or more, and the output of the transistor Q 6 becomes "low".

이때 상기 출력펄스의 폴링에쥐(Falling Edge)에서 플립플롭(53)의 클록단(CK)에 "로우"신호가 인가되어 출력단(Q)에서는 "하이"로 된다.At this time, the "low" signal is applied to the clock terminal CK of the flip-flop 53 at the falling edge of the output pulse and becomes "high" at the output terminal Q.

따라서 앤드게이트(31)은 "하이"로 출력되고 돌비회로(41)에 "하이"신호를 인가함으로써 돌비회로 기능이 동작할수 있도록한다.Thus, the AND gate 31 is output as "high" and the Dolby circuit function can be operated by applying the "high" signal to the Dolby circuit 41.

상술한 바와같이 본 고안은 돌비회로를 채용하는 오디오 기기의 사용시 녹음된 테이프의 돌비회로 사용여부에 따라 재생시 자동적으로 돌비회로의 사용을 제어하도록 함으로써 사용상의 편리함과 함께 원음에 보다더 충실한 음을 제공할수 있게되는 잇점이 있다.As described above, according to the present invention, when the audio device employing the Dolby circuit is used, the recorded tape automatically controls the use of the Dolby circuit during playback according to the use of the Dolby circuit. There is an advantage to providing.

Claims (1)

공지의 돌비 잡음제거회로와 오디오증폭회로를 구비한 오디오 시스템에 있어서, 녹음시 초기에 소정 기준 신호가 테이프상에 기록되는 시간을 설정하는 타임설정부(10)와, 상기 타임설정부(10)에서 설정된 시간동안 발진함으로써 상기 기간에만 소정 발진출력으로된 기준신호를 헤드부(70)에 출력하는 발진부(20)와, 상기 돌비 잡음제거회로의 동작을 제어하는 돌비제어부(30)와, 녹음초기에 상기 타임설정회로(10)에서 설정된 시간동안 상기 발진부(20)에서 출력된 기준신호를 테이프에 기록시킨 후 재생시 상기 신호를 검출하여 소정 디지탈신호로 변환시켜 출력하는 신호검출부(60)와, 재생시 상기 신호검출부(60)에서 녹음초기의 기준신호가 검출되면 상기 신호에 따른 돌비회로 제어신호를 발생하는 제어신호 발생부(50)로 구성함을 특징으로 하는 돌비 잡음 제거 테이프판별 및 제어회로.In an audio system provided with a known Dolby Noise Canceling circuit and an audio amplification circuit, a time setting section (10) for setting a time at which a predetermined reference signal is recorded on a tape at the time of recording, and the time setting section (10). An oscillation unit 20 for outputting a reference signal having a predetermined oscillation output to the head unit 70 only by oscillating for a predetermined time period, and a dolby controller 30 for controlling the operation of the dolby noise canceling circuit; A signal detector 60 for recording a reference signal output from the oscillator 20 for a time set by the time setting circuit 10 on a tape, detecting the signal during reproduction, converting the signal into a predetermined digital signal, and outputting the signal; Dolby job, characterized in that consisting of a control signal generator 50 for generating a Dolby circuit control signal according to the signal when the reference signal of the initial recording is detected by the signal detector 60 during playback Sound removal tape discrimination and control circuit.
KR2019870004286U 1987-03-31 1987-03-31 Dolby noise eraze type distinction and control circuit KR910007634Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870004286U KR910007634Y1 (en) 1987-03-31 1987-03-31 Dolby noise eraze type distinction and control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870004286U KR910007634Y1 (en) 1987-03-31 1987-03-31 Dolby noise eraze type distinction and control circuit

Publications (2)

Publication Number Publication Date
KR880018499U KR880018499U (en) 1988-10-29
KR910007634Y1 true KR910007634Y1 (en) 1991-09-30

Family

ID=19261130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870004286U KR910007634Y1 (en) 1987-03-31 1987-03-31 Dolby noise eraze type distinction and control circuit

Country Status (1)

Country Link
KR (1) KR910007634Y1 (en)

Also Published As

Publication number Publication date
KR880018499U (en) 1988-10-29

Similar Documents

Publication Publication Date Title
US4262313A (en) Bias current setting apparatus in a magnetic recording and reproducing apparatus
KR910007634Y1 (en) Dolby noise eraze type distinction and control circuit
KR940002753Y1 (en) Recording control circuit
KR900008437Y1 (en) Stopping circuit of tape driving motor
JPS60175256A (en) Automatic sound volume controller
KR840001336Y1 (en) Trigger circuit for record state control in video cameta
JPH039380Y2 (en)
KR100251450B1 (en) Amplitude control circuit
JPS5916327B2 (en) Automatic adjustment circuit for tape recorder
KR910001306Y1 (en) Automatic alarm circuit using the function of reservative recording
KR880002802Y1 (en) Melody generating circuit in a vtr
JPS5824269Y2 (en) Tape recorder cue tone signal generation circuit
JPS5818375Y2 (en) frequency modulator
KR870002314Y1 (en) Non-signal record blank formation circuit
JPS5733407A (en) 3-head type magnetic sound recorder and reproducer
KR900005435Y1 (en) The recording control circuit of video cassette recorder
KR890000153Y1 (en) Tape record and reproducing and detecting circuit
KR930002781Y1 (en) Autostop circuit for vtr
KR910000149B1 (en) Automatic and manual generating circuit of music number for digital audio tape recorder
KR910004616B1 (en) Recording circuit without any signal for an interval of image recording and reproducting apparatus
JPS59193567A (en) Detecting circuit of tape data
JPS5883820U (en) Control voltage generation circuit
JPS6243266B2 (en)
JPH04247302A (en) Recording and reproducing device
JPS58515U (en) Volume preset circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee