KR900008437Y1 - Stopping circuit of tape driving motor - Google Patents
Stopping circuit of tape driving motor Download PDFInfo
- Publication number
- KR900008437Y1 KR900008437Y1 KR2019860022111U KR860022111U KR900008437Y1 KR 900008437 Y1 KR900008437 Y1 KR 900008437Y1 KR 2019860022111 U KR2019860022111 U KR 2019860022111U KR 860022111 U KR860022111 U KR 860022111U KR 900008437 Y1 KR900008437 Y1 KR 900008437Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- comparator
- gate
- terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/22—Stopping means
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안에 따른 화면 정지시 테이프의 이송모터 정지회로의 블록 구성도.1 is a block diagram of a transfer motor stop circuit of a tape during screen stop according to the present invention.
제 2 도는 제 1 도의 상세 회로도.2 is a detailed circuit diagram of FIG.
제 3 도는 제 2 도의 각부 파형도.3 is a waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 영상신호 변조 출력단 2 : 신호 증폭부1: Image signal modulation output stage 2: Signal amplifier
3 : 평활회로 4 : 신호레벨 비교기부3: smoothing circuit 4: signal level comparator
5 : 낸드게이트 7, 9 : 인버터5: NAND Gate 7, 9: Inverter
6 : 헤드 선택 신호 단 8 : 적분기6: head select signal stage 8: integrator
10 : 앤드게이트 11 : 모터 제어부10: end gate 11: motor control unit
12 : 모터속도 제어단 13 : 모터 정지부12: motor speed control stage 13: motor stop
R1~R9 : 저항 Q1, Q2 : 트랜지스터R1 to R9: Resistor Q1, Q2: Transistor
VR1, CR2 : 가변저항 JC1 : 비교기VR1, CR2: Variable resistor JC1: Comparator
C1~C6 : 콘덴서 D1~D3 : 다이오우드C1 ~ C6: Condenser D1 ~ D3: Diode
본 고안은 영상 재생기에 관한 것으로 특히 영상재생 신호를 최종 검출하여 화면의 정지시 화면상에 나타나는 노이즈 부분을 검출하도록 함으로서 깨끗한 정지화면을 얻을 수 있도록 테이프 이송모터를 정지시키는 화면 정지시 테이프의 이송모터 정지회로에 관한 것이다.The present invention relates to a video player, and in particular, to detect a portion of a noise on the screen when the screen is stopped by finally detecting a video playback signal, so that the tape feed motor stops the tape feed motor to stop the tape feed motor. It relates to a stop circuit.
종래의 화면 정지시 테이프의 이송 모터 정지회로는 헤드 선택신호와 콘트롤 신호와의 위상 상관관계를 이용하여 변조되는 영상재생 신호를 얻기위해 헤드 선택 신호부터 일정기간뒤에 콘트롤신호가 발생되는 위치에서 모터를 정지시키도록 한것으로서 화면에 재생되는 신호에 관계없이 헤드 선택 신호와 콘트롤 신호와의 위상만을 고려하여 모터를 정지시킴으로서 인해 테이프에 기록되어 있는 콘트롤 신호의 위치에 따라 사용자가 직접 외부에서 적정화면이 나타나는 위상관계에 도달할때까지 제어를 해주어야하는 불편이 있었는바, 본 고안은 상기한 불편을 제거시키기 위한 것으로 최종 출력신호인 영상 재생신호를 검출하여 화면의 정지상태에서 화면상에 나타나는 노이즈 부분을 검출하여 이 검출된 부분을 수직동기 신호의 위치에 보내 테이프의 이송모터를 정지시키도록 하기 위한 것이다.In the conventional screen stop, the feed motor stop circuit of the tape stops the motor at the position where the control signal is generated after a certain period from the head selection signal to obtain an image reproduction signal which is modulated by using the phase correlation between the head selection signal and the control signal. It stops the motor considering only the phase between the head selection signal and the control signal irrespective of the signal reproduced on the screen so that the user can directly display the proper screen according to the position of the control signal recorded on the tape. The present invention has been inconvenient to control until the phase relationship is reached. The present invention is intended to eliminate the inconvenience, and detects the noise part appearing on the screen in the still state of the screen by detecting the video playback signal as the final output signal. Send the detected part to the position of vertical sync signal. Of it is to so as to stop the feed motor.
따라서 본 고안의 회로구성 및 동작상태를 첨부도면에 따라 상세히 설명하면 제 1 도는 본 고안에 따른 화면 정지시 테이프의 이송모터 정지회로의 블록 구성도로서 영상신호 변조 출력단(1)은 신호 증폭부(2)와 이의 포락선을 검출하기 위한 평활회로(3) 및 적정한 신호 레벨 즉 노이즈 신호 레벨을 검출하는 신호레벨 비교부(4)를 순차거쳐 낸드게이트(5)의 일측 입력단에 접속되고 헤드선택 신호단(6)은 인버터(7)와 적분기(8)와 인버터(9)를 순차거쳐 앤드게이트(10)의 일측입력단에 접속되며 상기 인버터(7)의 출력은 앤드게이트(10)의 타입력단에 접속되고 앤드게이트(10)의 출력이 상기 낸드게이트(5)의 타입력단에 접속되고, 낸드게이트(5)의 출력단은 모터 속도 제어단(12)에 접속되며 또한 모터속도 제어단(12)에는 모터 제어부(11)의 출력과 모터 정지부(13)의 출력이 공통접속되는 구성인데 이를 제 2 도에 따라 상세히 설명하면, 영상신호 변조단(1)은 신호 증폭부(2)의 콘덴서(C1)를 거쳐 트랜지스터(Q1)의 베이스단에 접속되고 또 트랜지스터(Q1)의 베이스단은 저항(R1)을 통해서는 전원(Vcc)에 접속되고 저항(R2)을 거쳐서는 접지단에 연결되며, 상기 트랜지스터(Q1)의 에미터단은 저항(R4)을 거쳐 접지접속되며 그의 콜렉터단은 저항(R3)을 거쳐 전원(Vcc)에 접속되며 동시에 다이오드(D3)콘덴서(C2,C3)와 저항(R5)으로 구성되는 평활회로(3)를 거쳐 신호레벨 비교부(4)의 비교기(1C1) 플러스 입력단에 접속되고 상기 비교기(1C1)의 마이너스 입력단은 저항(R6)을 거쳐서는 접지접속되고, 가변저항(VR1)을 거쳐서는 전원(Vcc)에 접속되고 그 비교기(1C1)의 출력단은 일측이 접지된 콘덴서(C4)와 콘덴서(C5)를 거쳐 낸드게이트(5)의 일측 입력단에 접속되고, 이와는 한편으로 헤드선택 신호단(6)이 인버터(7)와 가변저항(VR2)콘덴서(C1)의 적분기(8) 및 인버터(9)를 순차 거쳐 앤드게이트(10)의 일측 입력단에 접속되고 또 상기 인버터(7)의 출력단은 상기 앤드게이트(10)의 타 입력단에 접속되며 앤드게이트(10)의 출력단이 낸드게이트(5)의 타입력단에 접속되고, 상기 낸드게이트(5)의 출력단은 다이오우드(D1)를 거쳐 모터속도 제어단(12)에 접속되고 상기 다이오우드(D1)의 캐소우드단은 다이오우드(D2)를 통해 모터 제어부(12)에 접속되며 또한 저항(R7~R9)과 트랜지스터(Q2)로 구성된 모터정지부(13)에 접속되는 구성으로, 상기한 회로구성의 동작상태를 제 2 도의 회로도와 제 3 도와 파형도로서 상세히 설명하면, 먼저 비데오 신호부로부터 검출된 영상신호 변조 출력단(1)의 제 3 도(e) 파형과 같은 변조신호는 신호 증폭부(2)의 콘덴서(C1)를 거쳐 트랜지스터(Q1)의 베이스단에 인가되어 초단 증폭 트랜지스터(Q1)의 콜렉터간으로 반전 증폭되어 출력되게 된다.Accordingly, the circuit configuration and operation state of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a block diagram of a transfer motor stop circuit of a tape during screen stop according to the present invention. 2) and a smoothing circuit 3 for detecting an envelope thereof, and a signal level comparator 4 for detecting an appropriate signal level, that is, a noise signal level, are sequentially connected to one input terminal of the NAND gate 5 and connected to a head selection signal terminal. (6) is connected to the input terminal of the one side of the end gate 10 and the output of the inverter 7 is connected to the type force terminal of the end gate 10 in sequence through the inverter 7, the integrator 8 and the inverter 9 And the output of the AND gate 10 is connected to the type force terminal of the NAND gate 5, the output terminal of the NAND gate 5 is connected to the motor speed control stage 12, and the motor speed control stage 12 is connected to the motor. Output of control unit 11 and motor stop 13 When the output is commonly connected, which will be described in detail with reference to FIG. 2, the image signal modulation stage 1 is connected to the base terminal of the transistor Q1 via the capacitor C1 of the signal amplifier 2 and is connected to the transistor. The base end of Q1 is connected to a power supply Vcc through a resistor R1, and is connected to a ground terminal through a resistor R2, and the emitter end of the transistor Q1 is grounded through a resistor R4. The collector stage thereof is connected to the power supply Vcc via a resistor R3 and at the same time via a smoothing circuit 3 composed of diodes D3 capacitors C2 and C3 and a resistor R5. 4) is connected to the comparator 1C1 plus input terminal and the negative input terminal of the comparator 1C1 is connected to ground via a resistor R6, and is connected to a power supply Vcc via a variable resistor VR1 and the comparator ( The output terminal of 1C1) has one side of the NAND gate 5 via the capacitor C4 and the capacitor C5 having one side grounded. Connected to the input terminal, while the head selection signal terminal 6 is sequentially connected to the integrator 8 and inverter 9 of the inverter 7 and the variable resistor VR2 capacitor C1 and the inverter 9 on one side of the AND gate 10. Connected to an input terminal and an output terminal of the inverter 7 is connected to the other input terminal of the AND gate 10, an output terminal of the AND gate 10 is connected to a type force terminal of the NAND gate 5, and the NAND gate 5 is connected to an input terminal of the NAND gate 5. ) Is connected to the motor speed control stage 12 via the diode D1, and the cathode end of the diode D1 is connected to the motor controller 12 through the diode D2, and the resistors R7 to R9. ) And the operation state of the circuit configuration described above in detail as the circuit diagram of FIG. 2 and the third diagram and the waveform diagram, first detected from the video signal section. Modulation signal as shown in FIG. 3 (e) waveform of video signal modulation output stage 1 The arc is applied to the base terminal of the transistor Q1 via the capacitor C1 of the signal amplifier 2, and is inverted and amplified between the collectors of the first-stage amplifying transistor Q1.
즉 영상신호 변조가 일정크기 이하이면 트랜지스터(Q1)가 '오프'되어 그 콜렉터 출력이 '하이'가 되고 영상 변조 신호가 일정크기 이상이되면 트랜지스터(Q1)가 '온'되어 그 콜렉터 출력이 '로우'가 되어 출력된다.That is, if the image signal modulation is less than or equal to a certain size, the transistor Q1 is 'off' and its collector output is 'high'. If the image modulation signal is greater than or equal to a certain size, the transistor Q1 is 'on' and its collector output is 'low'. Is printed.
여기서 화면정지시는 정지 '하이'신호가 트랜지스터(Q2)의 베이스에 인가되므로 트랜지스터(Q2)가 '온'되어 트랜지스터(Q2)의 콜렉터단이 '로우'이므로 테이프의 이송 모터로는 모터 제어신호가 인가되지 않는 상태가 된다. 그리고 이때 즉 화면 정지시의 영상변조 신호의 최적정지 포인트에서의 파형은 제 3 도의 (e)파형과 같다.When the screen is stopped, the stop 'high' signal is applied to the base of the transistor Q2, so that the transistor Q2 is 'on' and the collector terminal of the transistor Q2 is 'low', so that the motor control signal is transmitted to the tape feed motor. Is not applied. At this time, that is, the waveform at the optimum stop point of the image modulation signal at the time of freezing is the same as the waveform (e) of FIG.
상기에 따라 화면정지 영상 변조신호가 신호 증폭부(2)에서 초단 증폭되고 반전되어진 뒤 저항(R3)과 평활회로(3)의 다이오우드(D3)와 콘덴서(C2)를 통해 적분되고 콘덴서(C3)와 저항(R5)을 거쳐 미분되고 평활되어 출력되므로 평활회로(3)의 출력단에서는 영상 변조 신호의 포락선이 검출되고 상기 평활회로(3)의 출력은 신호레벨 비교부(4)의 비교기(1C1)플러스 입력단에 인가된다.According to the above, the still image modulation signal is first amplified and inverted in the signal amplifier 2, and then integrated through the diode D3 and the capacitor C2 of the resistor R3 and the smoothing circuit 3, and the capacitor C3. And is differentiated and smoothed through the resistor R5 and output, so that the envelope of the image modulation signal is detected at the output terminal of the smoothing circuit 3 and the output of the smoothing circuit 3 is the comparator 1C1 of the signal level comparator 4. Applied to the positive input.
비교기(IC1)에서는 마이너스 입력단에 연결된 저항(R6)과 가변 저항(VR1)에 의해 설정된 적정 바이어스 전압을 기준하여 영상변조 신홍듸 손실부분 즉 영상변조 신호에서 일정레벨 이하가 되는 노이즈 부분을 검출하여 비교기(IC1)의 출력단에서 출력한다.The comparator IC1 detects a portion of the image modulated Crimson redundancy, that is, a noise portion that is below a predetermined level in the image modulated signal, based on the appropriate bias voltage set by the resistor R6 connected to the negative input terminal and the variable resistor VR1. Output from the output terminal of (IC1).
즉 제 3 도(e)와 같이 입력되는 화면 정지상태의 영상변조 신호출력이 트랜지스터(Q1)를 통해 증폭반전 출력되어 평활회로(3)를 통해 평활되어진 뒤, 가변저항(VR1)과 저항(R6)에 의해 설정되어 마이너스단으로 인가되고 있는 비교기(1C1)의 플러스단으로 인가되므로 비교기(1C1)의 출력단에는 제 3 도(e)와 같은 영상변조 신호에서 일정크기 레벨 이하인 노이즈 부분에서 '하이'를 출력한다.That is, as shown in FIG. 3 (e), the image modulation signal output in the state of the screen stop state inputted through the transistor Q1 is amplified and inverted and smoothed through the smoothing circuit 3, and then the variable resistor VR1 and the resistor R6. Is applied to the positive end of the comparator 1C1, which is set to the negative stage, and is applied to the output of the comparator 1C1 at the noise portion that is below a certain level in the image modulation signal as shown in FIG. Outputs
따라서 신호레벨 비교부(4)의 비교기(1C1) 출력단은 노이즈 부분에서 '하이'로 출력되므로 신호레벨 비교부(4)에서 노이즈부분이 검출되고 이때의 파형은 제 3 도의 (f)와 같이 되어 낸드게이트(5)의 일측 입력단에 인가된다.Therefore, since the comparator 1C1 output terminal of the signal level comparator 4 is output 'high' at the noise part, the noise part is detected at the signal level comparator 4 and the waveform at this time is as shown in FIG. It is applied to one input terminal of the NAND gate 5.
이와는 한편으로 헤드선택 신호단(6)으로 부터 신호가 인가되면 인버터(7)를 거쳐 제 3 도 (a)와 같은 파형이 되어 적분기(8)에 인가되며 동시에 앤드게이트(10)의 일측 입력단에 인가되게 되고, 상기 가변저항(VR2)과 콘덴서(C6)의 적분기(8)를 거친 파형은 제 3 도 (b)와 같은 파형으로 되어 다시 인버터(9)를 통해 제 3 도(c)와 같은 파형이 되고 이(c)파형은 앤드게이트(10)의 타입력단에 인가되므로 앤드게이트(10)의 출력단에서는 제 3 도(d) 파형과 같은 수직동기 신호가 출력되게 된다.On the other hand, when a signal is applied from the head selection signal terminal 6, the signal is applied to the integrator 8 through the inverter 7 to the waveform as shown in FIG. The waveform passed through the integrator 8 of the variable resistor VR2 and the condenser C6 becomes a waveform as shown in FIG. 3 (b). The waveform is then returned through the inverter 9 as shown in FIG. The waveform (c) is applied to the type force terminal of the AND gate 10, and thus the vertical synchronization signal such as the waveform of FIG. 3D is output at the output terminal of the AND gate 10. FIG.
상기(d) 파형의 수직 동기신호는 상기 신호레벨 비교부(4)에서 출력된 제 3 도(f) 파형이 일측입력으로 인가되고 있는 낸드게이트(5)의 타입력단에 인가되므로 낸드게이트(5)의 출력단에서는 두 입력 파형이 서로 일치하게 되는 순간 즉 신호레벨 비교부(4)에서 검출된 노이즈 부분이 앤드게이트(10)를 통해 출력된 수직 동기신호의 위치와 일치하는 순간에 '로우'상태로 출력되어 모터 속도제어단(12)으로 인가되므로 테이프의 이송모터를 정지시키게 된다.The vertical synchronization signal of the waveform (d) is applied to the type force terminal of the NAND gate 5 to which the third degree (f) waveform output from the signal level comparison unit 4 is applied as one side input. At the output terminal of the circuit), the 'low' state at the moment when the two input waveforms coincide with each other, that is, when the noise portion detected by the signal level comparator 4 coincides with the position of the vertical synchronization signal output through the AND gate 10. It is output to and is applied to the motor speed control stage 12 to stop the feed motor of the tape.
즉 제 3 도의 (f)파형(노이즈 부분)과 (d)파형(동기신호)이 일치되는 순간은 비데오 신호 영상변조 파형이 제 3 도의 (d)와 같은 출력파형을 나타내므로 이때의 화면에서 잡신호가 수직동기 기간에 존재하게 되므로 실제화면상에는 잡신호가 나타나지 않게된다.That is, the moment when (f) waveform (noise part) of FIG. 3 coincides with (d) waveform (synchronization signal), video signal image modulation waveform shows output waveform as shown in (d) of FIG. Is present in the vertical synchronization period, so that no signal appears on the actual screen.
따라서 본 고안의 화면정지시 테이프의 이송모터 정지회로는 사용자의 외부 조작없이도 깨끗한 정지화면을 시청할수 있도록 하여 기기의 신뢰도를 향상시키는 효과를 갖게된다.Accordingly, the tape transfer motor stop circuit of the present invention has an effect of improving the reliability of the device by allowing a user to watch a clean still picture without an external manipulation of the user.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860022111U KR900008437Y1 (en) | 1986-12-31 | 1986-12-31 | Stopping circuit of tape driving motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860022111U KR900008437Y1 (en) | 1986-12-31 | 1986-12-31 | Stopping circuit of tape driving motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880014276U KR880014276U (en) | 1988-08-31 |
| KR900008437Y1 true KR900008437Y1 (en) | 1990-09-15 |
Family
ID=19258706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860022111U KR900008437Y1 (en) | 1986-12-31 | 1986-12-31 | Stopping circuit of tape driving motor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900008437Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437781B1 (en) * | 2001-10-29 | 2004-06-30 | 엘지전자 주식회사 | device for reducing vibration in automatic washing machine |
-
1986
- 1986-12-31 KR KR2019860022111U patent/KR900008437Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437781B1 (en) * | 2001-10-29 | 2004-06-30 | 엘지전자 주식회사 | device for reducing vibration in automatic washing machine |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880014276U (en) | 1988-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100200825B1 (en) | Auto power off circuit for picture record and reproduce device | |
| KR900008437Y1 (en) | Stopping circuit of tape driving motor | |
| US5097461A (en) | Synchronizing circuitry for the playback and recording units of a dubbing apparatus | |
| JPH0119498Y2 (en) | ||
| KR930005149Y1 (en) | Head track automatic control circuit for vcr | |
| KR920002495B1 (en) | Automatic searching circuit of video tape recorder | |
| KR900007794Y1 (en) | Melody generating apparatus of varionr modes for vcr | |
| KR910001826Y1 (en) | Tracking control circuit of picture signal recording and play back device | |
| KR930002781Y1 (en) | Autostop circuit for vtr | |
| KR890000153Y1 (en) | Tape record and reproducing and detecting circuit | |
| KR910007634Y1 (en) | Dolby noise eraze type distinction and control circuit | |
| KR850001665Y1 (en) | Fast forward and pause circuit of video tape | |
| JPS5810202Y2 (en) | Recording/playback device | |
| KR870000985Y1 (en) | Recording adjustment device of video tape recorder | |
| KR900005135Y1 (en) | Automatic dubbing system of vcr | |
| KR910006342Y1 (en) | Auto tracking circuit of v.t.r. | |
| KR200262019Y1 (en) | Circuit for controling capstan phase of a time lapse video cassette recorder | |
| KR920005939Y1 (en) | Automatic changing speed circuit on play-back | |
| JPS5927979B2 (en) | Recording cue device | |
| KR900005599B1 (en) | Connective recording circuit and its method using control pulse of different duty | |
| KR900008890Y1 (en) | Detecting circuit of miss-operation for vtr head and pre-amplifier | |
| KR930006892Y1 (en) | Auto-repeat circuit for vcr | |
| KR900010118Y1 (en) | Q-mode automatic switching circuit for vtr | |
| KR900007906Y1 (en) | Automatic stopping circuit | |
| JPS5916327B2 (en) | Automatic adjustment circuit for tape recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19951226 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |