KR900007906Y1

KR900007906Y1 - Automatic stopping circuit

Info

Publication number: KR900007906Y1
Application number: KR2019860020681U
Authority: KR
Inventors: 김중호
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-12-20
Filing date: 1986-12-20
Publication date: 1990-08-25
Also published as: KR880013309U

Abstract

내용 없음.No content.

Description

Dubbing completion automatic detection circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 실시예를 나타낸 상세회로도.2 is a detailed circuit diagram showing an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 더빙동작 판별부 20 : 재생신호 선택출력부10: dubbing operation determination unit 20: playback signal selection output unit

30 : 신호 증폭부 40 : 더빙완료 감지부30: signal amplification unit 40: dubbing completion detection unit

본 고안은 더블데크를 구비한 오디오 테이프 레코더나 비데오 테이프 레코더등과 같은 기기에 있어서, 더빙시 더빙동작의 완료를 감지하는 더빙완료 자동감지회로에 관한 것이다.The present invention relates to a dubbing completion automatic detection circuit for detecting the completion of a dubbing operation during dubbing in a device such as an audio tape recorder or a video tape recorder having a double deck.

더블데크를 구비한 기기들은 더빙을 할때에는 하나의 데크(이하 A데크라고 칭함)를 재생모드로 하여 A데크에 내장한 테이프를 재생하고, 다른 하나의 데크(이하 B데크라고 칭함)는 기록모드로 하여 A데크의 재생신호를 B데크에 내장한 테이프에 기록하도록 하거나, 또는 그 반대로 실시되도록 하고 있다.Equipments equipped with a double deck play a tape embedded in the A deck with a single deck (hereinafter referred to as A deck) as the playback mode when dubbing, and the other deck (hereinafter referred to as B deck) is the recording mode. The playback signal of deck A is recorded on a tape embedded in deck B, or vice versa.

이러한 더빙동작을 수행함에 있어서, 종래의 더불테크를 구비한 기기물은 더빙동자을 완료하였을 경우에 이를 감지하는 회로가 구비되어 있지 않았다.In performing such a dubbing operation, the apparatus having a conventional dubbing technology does not have a circuit for detecting a dubbing driver when it is completed.

그러므로, 예를들면, A데크에 내장한 테이프의 앞부분에만 프로그램이 기록되어 있고, 그 프로그래이 기록된 부위의 더빙동작을 완료하여 뒷부분의 프로그래이 기록되어 있지 않은 부위를 재생할 경우에도 계속 더빙동작을 수행하였으므로 필요없이 많은 전력이 소모되고, 사용자가 일일이 정지버튼을 눌러 더빙동작을 정지시켜야 되는 번거로움을 주는 문제점이 이었다.Therefore, for example, even if the program is recorded only on the front of the tape embedded in the A deck, and the dubbing operation is completed on the recorded portion of the program, the dubbing operation continues even when the portion of the back program is not recorded. Since it was performed, a lot of power is consumed without necessity, and the user has a problem of having to stop the dubbing operation by pressing the stop button one by one.

본 고안은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로 본 고안의 목적은 테이프를 재생하는 데크의 재생신호의 유무를 판변하고, 재생신호가 없을 경우에 더빙완료 감지신호를 출력하여 더빙동작을 정지시키도록 하는 더빙완로 자동감지호로를 재공하는 데 있다.The present invention was devised to solve the problems of the prior art as described above. The object of the present invention is to determine the presence or absence of the playback signal of the deck to play the tape, and outputs a dubbing completion detection signal in the absence of the playback signal In order to stop the dubbing operation is to provide an automatic sensing hobway with a dubbing arm.

상기와 같은 목적을 달성하기 위하여 본 고안은, A데크 및 B데크의 재생제어 신호와 기록제어신호로 더빙동작인지를 판별하는 더빙동작 판별부와, A데크 및 B데크의 재생제어신호로 재생모드를 수행하는 데크의 재생신호를 선택출력 하는 재생신호 선택출력부와, 상기 더빙동작 판별부의 출력을 동작 전원으로 상기 재생신호선택 출력부의 출력신호를 증폭하는 신호 증폭부와, 상기 신호 증폭부의 출력신호를 더빙완료를 감지하는 더빙완료 감지부로 구성되는 더빙완로 자동감지회로를 제공한다.In order to achieve the above object, the present invention, a dubbing operation determination unit for determining whether or not the dubbing operation by the reproduction control signal and the recording control signal of the decks A and B deck, and the reproduction mode with the reproduction control signal of the A deck and B deck A reproduction signal selection output unit for selectively outputting a reproduction signal of a deck for performing a signal; a signal amplifier for amplifying an output signal of the reproduction signal selection output unit using an output of the dubbing operation determination unit; and an output signal of the signal amplifier unit; Provides an automatic sensing circuit as a dub wan consisting of a dub completion detector to detect the completion of dubbing.

또한 더빙완료 감지부가 더빙동작을 감지하였을 경우에 더빙 완료 감지부의 기준 전압을 초기 설정값보다 낮추어줌으로써 잡음의 영향과 오동작을 방지하도록 하는 더빙완료 자동 감지회로를 제공한다.In addition, when the dubbing completion detection unit detects a dubbing operation, it provides a dubbing completion automatic detection circuit to prevent the influence of noise and malfunction by lowering the reference voltage of the dubbing completion detection unit below the initial setting value.

이하 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 블록도를 나타낸 것으로서, 더빙시 발생하는 재생제어 신호와 기록제어 신호를 입력으로 논리동작을 수행하는 더빙동작 판별부(10)와, A데크와 B데크의 기록신호에 따라 데크를 선택하는 재생신호선택출력부(20)와, 상기 더빙동작 판별부(10)의 출력을 동작전원으로 상기 재생신호 선택출력부(20)의 출력신호를 증폭시키는 신호 증폭부(30)와, 상기 신호 증폭부(30)의 출력신호로 더빙완료를 감지하는 더빙완로 감지부(40)로 이루어저 있다.1 is a block diagram of the present invention, in accordance with a dubbing operation determination unit 10 for performing a logic operation by inputting a reproduction control signal and a recording control signal generated during dubbing, and according to recording signals of A deck and B deck. A reproduction signal selection output unit 20 for selecting a deck, a signal amplification unit 30 for amplifying an output signal of the reproduction signal selection output unit 20 using the output of the dubbing operation determination unit 10 as an operating power source; The dubbing furnace detection unit 40 detects the completion of dubbing as an output signal of the signal amplifier 30.

제2도는 상기와 같은 구성을 갖는 본 고안의 실시예를 나타낸 상세회로도로써, 더빙동작 판별부(10)의 앤드게이트(G1)의 입력단에는 A데크의 재생제어 단자(PLa)와B데크의 기록제어 단자(RECb)가 연결되고, 앤드케이트(G2)의 입력단에는 A데크의 기록제어 단자(RECa)와 B데크의 재생제어 단자(PLb)가 연결되며, 앤드케이트(G1), (G2)의 출력단을 익스클루시브 오아 게이트(G4)의 입력단에 각각 연결되어 있다.FIG. 2 is a detailed circuit diagram showing an embodiment of the present invention having the above-described configuration, wherein the reproduction control terminal PLa of the A deck and the B deck are recorded at the input terminal of the AND gate G1 of the dubbing operation determining unit 10. FIG. The control terminal RECb is connected, and the recording control terminal RECa of the A deck and the regeneration control terminal PLb of the B deck are connected to the input terminal of the AND G2, and the gates G1 and G2 are connected. The output terminals are respectively connected to the input terminals of the exclusive OR gate G4.

재생신호 선택출력부(20)의 앤드 게이트(G3)에는 A데크의 재생제어 단자(PLa와 B데크의, 기록제어 단자(PLb)가 인버터 (I1) 를 통하여 연결되고, 앤드게이트(G3)의 출력단은 A데크와 B데크를 선택하는 스위치(SW1)에 연결되어 있다.The reproduction control terminal PLa of the A deck and the recording control terminal PLb of the B deck are connected to the AND gate G3 of the reproduction signal selection output section 20 through the inverter I1, and the The output stage is connected to a switch (SW1) for selecting A deck and B deck.

신호 증폭부(30)는 익스클루시브 오아 게이트(G4)의 출력단이 저항(R1)과 접지된 저항(R2)을 통하여 트랜지스터(Q1)의 베이스에 연결됨과 동시에 저항(R3)을 통하여 트랜지스터(Q1)의 콜렉터에 연결되고, 트랜지스터(Q1)의 에미터에는 병렬로 이루어진저항(R4), 콘덴서(C1)가 연결되며, 트랜지스터(Q1)의 콜렉터에는 커플링 콘덴서(C2)와 익스클루시브 오아 게이트(G4)의 출력단에 연결된 저항(R5)을 통하여 트랜지스터(Q2)의 베이스에 연결되고, 트랜지스터(Q2)의 에미터는 저항(R6)을 통하여 익스클루시브 오아 케이트(G4)의 출력단에 연결되어 있다.The signal amplifier 30 has an output terminal of the exclusive OR gate G4 connected to the base of the transistor Q1 through the resistor R1 and the grounded resistor R2 and at the same time, the transistor Q1 through the resistor R3. Is connected to a collector of transistor Q1, and a resistor R4 and a capacitor C1 formed in parallel are connected to the emitter of transistor Q1, and a coupling capacitor C2 and an exclusive oar gate are connected to the collector of transistor Q1. It is connected to the base of transistor Q2 via a resistor R5 connected to the output of G4, and the emitter of transistor Q2 is connected to the output of an exclusive orcaut G4 through a resistor R6. .

더빙완료 감지부(40)의 비교기(X1)의 비반전단자(+)에는 트랜지스터(Q2)의 에미터에 접지 콘덴서(C3)를 통하여 연결되고, 직렬 연결된 저항(R9), (R10)의 접속점은 접지 콘덴서(C4) 및 저항(R8)을 통하여 비교기(X1)의 반전단자(-)에 연결됨과 동시에 저항(R7)을 통하여 트랜지스터(Q3)의 콜렉터에 연결되며, 비교기(X1)의 출력단자는 다이오드(D1)를 통해 비교기(X1)의 반전단자(-)에 다시 연결되고, 동시에 에미터가 접지된 트랜지스터(Q3)의 베이스에 연결되어 있다.The non-inverting terminal (+) of the comparator (X1) of the dubbing completion detection unit 40 is connected to the emitter of the transistor (Q2) through the ground capacitor (C3), the connection point of the resistors (R9), (R10) connected in series Is connected to the inverting terminal (-) of the comparator (X1) through the ground capacitor (C4) and resistor (R8), and is connected to the collector of the transistor (Q3) through the resistor (R7), and the output terminal of the comparator (X1) It is again connected to the inverting terminal (-) of the comparator X1 through the diode D1 and at the same time the emitter is connected to the base of the grounded transistor Q3.

상기에서 재생제어 단자(PLa), (PLb)는 A데크나 B데크의 내용을 불러 내는 것이고, 기록체어 녹화단자(RECa), (RECb)는 A데크나 B데크에서 기억 하도록 하는 것이다.In the above, the reproduction control terminals PLa and PLb call out the contents of the decks A and B, and the recording chair recording terminals RECa and RECb are stored in the deck A and the deck B.

상기와 같은 구성의 동작을 상세히 설명한다.The operation of the above configuration will be described in detail.

더블데크를 구비한 기기에서 더빙을 할때에는 A데크나 B데크중에서 어느 한 데크는 재생(Play)모드를 수행하고, 다른 한 데크는 기록(Record)모드를 수행한다.When dubbing on a device equipped with a double deck, either deck A or B runs Play mode, and the other deck runs Record mode.

A데크의 재생제어 신호(PLa)와 B데크의 기록제어 신호(RECb)를 입력으로 하는 앤드 게이트(G1)의 출력과 A데크의 기록제어 신호(RECa)와 B데크의 재생제어 신호(PLb)를 입력으로 하는 앤드게이트(G2)의 출력이 익스클루시브 오아 게이트(G4)에 인가되어 신호 증폭부(30)의 트랜지스터(Q1)에 연가되고, A데크의 재생재어 신호(PLa)와 B데크의 재생제어 신호(PLb)가 인버터(I1)를 통해 반전된 신호가 앤드 게이트(G3)에 인가되어 재생시킬 데크를 선택하는 스위치(SW1)를 통해 선택된 데크의 재생제어 신호를 트랜지스터(Q1의 베이스에 인가한다.The output of the AND gate G1 which inputs the reproduction control signal PLa of the A deck and the recording control signal RECC of the B deck, the recording control signal RECAC of the A deck and the reproduction control signal PLb of the B deck The output of the AND gate G2 which is inputted to the exclusive OR gate G4 is connected to the transistor Q1 of the signal amplifying unit 30, and the reproduction control signal PLa of the A deck and the B deck are The reproduction control signal of the selected deck is switched to the base of the transistor Q1 through a switch SW1 for selecting a deck to be reproduced by applying a signal in which the regeneration control signal PLb is inverted through the inverter I1 to the AND gate G3. To apply.

예를들어 설명하면, A데크의 내용을 B데크로 더빙할 때에는 A데크의 재생제어 신호(PLa)와 B데크의 기록제어 신호(RECb)가 고전위가 되어 앤드 게이트(G1)의 출력이 고전위로 되고, A데크의 기록제어 신호(RECa)와 B데크의 재생제어 신호(PLb)가 저전위가 되어 앤드 게이트(G2)의 출력이 저전위로 되므로 익스클루시브오아 케이트(G4)는 고전위를 출력하여 트랜지스터(Q1)를 도통시킨다.For example, when the contents of deck A are dubbed to deck B, the playback control signal PLa of deck A and the recording control signal REC deck of deck B become high potential and the output of AND gate G1 is high. Since the recording control signal RECa of the A deck and the reproduction control signal PLb of the B deck become low potential, the output of the AND gate G2 becomes low potential, so the exclusive oracle G4 has a high potential. It outputs and makes transistor Q1 conduct.

이때, A데크의 재생제어 신호(PLa)는 고전위로 앤드게이트(G3)의 입력단에 인가되고, B데크의 재생제어신호(PLb)는 인버터(I1)를 통해 반전된 고전위가 앤드 게이트(G3)의 입력딘에 인가되어 앤드 케이트(C3)는 고전위를 출력하게 되므로 스위치(SW1)가 A데크를 선택하게 된다. 즉, A데크 내용의 포락선(Envelope) 신호가 트랜지스터(Q1)의 베이스에 인가되어 증폭된다.At this time, the regeneration control signal PLa of the A deck is applied to the input terminal of the AND gate G3 at high potential, and the regeneration control signal PLb of the B deck is inverted through the inverter I1 and the gate G3 is inverted. And gate (C3) outputs a high potential, so that switch SW1 selects A deck. That is, an envelope signal having the content of A deck is applied to the base of the transistor Q1 and amplified.

또한, B데크의 내용을 A데크로 더빙할때에는 앤드 게이트(G1)에 연가되는 A데크의 재생재어 신호(PLa)와 B데크의 기록제어 신호(RECb)가 저전위로 되고, 앤드 게이토(G2)에 인가되는 A데크의 기록제어 신호(RECa)와 B데크의 재생제어 신호(PLb)가 고전위로 되어 익스클루시브 오아 케이토(G4)에서 고전위를 출력하여 트랜지스터(Q1)를 도통시키며, 앤드 게이트(G3)에는 저전위인 A데크의 재생제어 신호(PLa)와 고전위연 B데크의 재생제어 신호(RECb)가 인버터(I1)를 통해 반전된 신호인 저전위가 인가되어 앤드 게이트(G3)는 저진위를 출력한다.In addition, when dubbing the contents of the B deck to the A deck, the reproduction control signal PLa of the A deck and the recording control signal RECCb of the B deck, which are connected to the AND gate G1, become low potential and the end gate G2. The recording control signal RECa of the A deck and the reproduction control signal PLb of the B deck applied to the < RTI ID = 0.0 >) < / RTI > become high potential to output the high potential from the exclusive ora gate G4 to conduct the transistor Q1. A low potential, a signal in which the regeneration control signal PLa of the low deck A deck and the regeneration control signal RECC of the high-potential B deck is inverted through the inverter I1, is applied to the gate G3, and the AND gate G3 is applied. Outputs low truth.

앤드 게이트(G3)의 저전위 출력에 의해 스위치(SW1)는 B데크로 절환되어 트랜지스터(Q1)의 B데크 내용의 포락선 신호가 인가된다.The switch SW1 is switched to the B deck by the low potential output of the AND gate G3, and an envelope signal having the content of the B deck of the transistor Q1 is applied.

트랜지스터(Q1)에 인가된 A데크 또는 B데크 내용의 포락선 신호가 증폭되어 커플링 콘덴서(C2)를 통해 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q2)가 도통되면 트랜지스터(Q2)의 에미터에는 포락선 신호가 출력하게 된다.When the envelope signal of the contents of deck A or deck B applied to the transistor Q1 is amplified and applied to the base of the transistor Q1 through the coupling capacitor C2 and the transistor Q2 is conducted, the emitter of the transistor Q2 Envelope signal is output to.

이때, 저항(R1), (R2)은 트랜지스터(Q1)의 바이어스를 조정하기 위한 것이고, 저항(R3), (R4)은 트랜지스터(Q1)의 증폭이득을 조절하여 주는 것이며, 콘덴서(C1)는 트랜지스터(Q1)의 증폭 작용을 안정하게 해주는 것이다.At this time, the resistors R1 and R2 are for adjusting the bias of the transistor Q1, and the resistors R3 and R4 adjust the amplification gain of the transistor Q1, and the capacitor C1 is This is to stabilize the amplification action of the transistor Q1.

트랜지스터(Q2)의 에미터에서 출력된 포락선 신호는 접지 콘덴서(C3)를 통해 비교기(X1)의 비반전단자(+)에 인가되어 반전단자(-)의 기준전압과 비교되는데, 반전단자(-)에는 전원(B+)이 저항(R9), (R10)에 의해 분배되어 저항(R8)을 통하여 인가된다.The envelope signal output from the emitter of the transistor Q2 is applied to the non-inverting terminal (+) of the comparator X1 through the ground capacitor C3 and compared with the reference voltage of the inverting terminal (-). ) Is supplied by resistors R9 and R10 and applied through resistor R8.

비교기(X1)의 반전단자(-)에 포락선 신호가 인가되면 비교기(X1)는 고전위 출력을 마이크로 컴퓨터에 인가하여 계속 더빙이 되도록함과 동시에 트랜지스터(Q3)를 도통시켜 비교기(X1)의 반전단자(-)에 인가되는 기준전압이 저항(R7)을 통하여 에미터가 접지된 트랜지스터(Q3)에 인가되므로 초기에 설정한 기술전압보다 낮은 전위가 기준전압이 인가된다.When the envelope signal is applied to the inverting terminal (-) of the comparator (X1), the comparator (X1) applies a high potential output to the microcomputer to continue dubbing and conducts the transistor (Q3) to invert the comparator (X1). Since the reference voltage applied to the terminal (−) is applied to the transistor Q3 having the emitter grounded through the resistor R7, the reference voltage is applied to a potential lower than the initially set technical voltage.

이는 A데크에서 B데크로 혹은 B데크에서 A데크로 더빙하는 도중에 비교기(X1)의 비반전단자(+)에 인가되는 재생신호가 작을 때와 일정시간 동안에 무신호가 될때 기준전압이 높게 설정되면 비교기(X1)는 더빙이 완료된 것으로 보고 저전위를 출력하여 마이크로 컴퓨터가 더빙동작을 정지시키토록 하였다.This is because when the reference signal is set high when the reproduction signal applied to the non-inverting terminal (+) of the comparator (X1) is small during the dubbing from the A deck to the B deck or the A deck to the B deck, and when there is no signal for a predetermined time, the comparator (X1) saw the dubbing completed and outputs a low potential, causing the microcomputer to stop the dubbing operation.

이와같이 더빙중에 일어나는 오동작을 방지하기 위하여 기준 전압을 낮추어줌으로써 일정시간 동안 무신호가 인가될 때와 재생신호가 작을때도 비교기(x1)에서는 비교되는 시간을 지연시켜 오동작되는 것을 방지하였다.In order to prevent the malfunction occurring during dubbing, the reference voltage is lowered to prevent the malfunction of the comparator x1 by delaying the comparison time even when no signal is applied for a predetermined time and the reproduction signal is small.

그러나, 포락선 신호가 트랜지스터(Q1)의 베이스에 연가되지 않으면 트랜지스터(Q2)가 오프되어 트랜지스터(Q2)의 에미터에는 고전위가 출력된다.However, if the envelope signal is not connected to the base of transistor Q1, transistor Q2 is turned off and a high potential is output to the emitter of transistor Q2.

이때, 비교기(X1)의 비반전단자(+)에 포락선 신호가 인가되지 않으므로 비교기 (X1)의 저전위 출력은 마이크로 컴퓨터를 동작시켜 더빙이 완료되었음을 알려주어 A데크와 B데크를 모두 정지시키토록 하였다.At this time, since the envelope signal is not applied to the non-inverting terminal (+) of the comparator (X1), the low potential output of the comparator (X1) notifies the completion of dubbing by operating the microcomputer to stop both the A and B decks. It was.

상기한 바와같이 본 고안에 의하면, 더블데크를 구비한 기기에서 재생되는 테이프의 길이가 녹화되는 테이프의 길이 보다 짧은 경우에 재생이 끝난 후에도 계속하여 더빙이 되는 것을 방지할 수 있으며, 더빙이 완료되었음을 감지하여 마이크로 컴퓨터에서 더빙동작을 정지시켜 주도록 하여 제품의 품질을 향상시키는 이점이 있다.As described above, according to the present invention, when the length of the tape to be reproduced in a device having a double deck is shorter than the length of the tape to be recorded, the dubbing can be prevented from being continued after the playback is finished, and the dubbing is completed. There is an advantage to improve the quality of the product by stopping the dubbing operation by detecting the microcomputer.

Claims

Dubbing operation determination section 10 for judging that the playback control signals of decks A and B are dubbing operations as the recording control signal, and the playback signal for selecting playback signals of decks in playback mode as the playback control signals of decks A and B. A signal amplifier 30 for amplifying an output signal of the reproduction signal selection output unit 20 using a selection output unit 20, an output signal of the dubbing operation determination unit 10 as an operating power source, and the signal amplifier unit Dubbing completion automatic detection circuit, characterized in that consisting of a dubbing completion detection unit 40 for detecting the completion of the dubbing operation by comparing the output signal of the 30 with the reference voltage.